ADS58J63：高性能四通道电信接收器的全面解析

在电信接收器领域，一款性能优异的产品往往能为整个系统带来显著的提升。TI公司的ADS58J63四通道、14位、500-MSPS电信接收器就是这样一款备受关注的产品。今天，我们就来深入探讨一下ADS58J63的特性、应用以及设计要点。

文件下载：ads58j63.pdf

一、ADS58J63产品特性

1.1 基本参数

• 通道与分辨率：ADS58J63具备四通道设计，分辨率高达14位，这使得它在处理多信号时游刃有余，能够提供更为精确的信号转换，满足复杂的电信应用需求。
• 时钟与带宽：其最大时钟速率可达500 MSPS，输入带宽（3 dB）为900 MHz，这样的高速性能可以确保对高频信号的有效捕捉和处理，在高速通信场景下表现出色。
• 输入特性：采用1.9 - (V_{PP}) 差分满量程输入，并且带有片上抖动功能，同时配备了具有高阻抗输入的模拟输入缓冲器，这不仅提高了输入信号的稳定性，还方便了与外部电路的匹配。

1.2 输出与接口选项

• 输出模式：具有多种输出选项，如Rx模式支持2倍和4倍抽取，并带有低通滤波器，支持200 - MHz复数带宽或100 - MHz实数带宽；DPD FB模式支持突发模式，输出为14位，能够适应不同的应用场景。
• 接口标准：采用JESD204B接口，支持子类1，每个ADC通道有1个车道，数据速率最高可达10 Gbps，还配备了专用的SYNC引脚用于通道对的同步，并且支持多芯片同步，大大提高了系统的集成度和扩展性。

1.3 性能表现

• 功耗：每通道功耗仅为675 mW，展现出了低功耗的优势，在长时间运行和多通道使用的情况下，能够有效降低系统的能耗和散热压力。
• 频谱性能：在不同输入频率下，都有着出色的频谱性能。例如，在 (f_{IN}=190 MHz)、IF为 -1 dBFS时，SNR可达70.4 dBFS，NSD为 –154.4 dBFS/Hz，SFDR为86 dBc（HD2, HD3）、95 dBFS（非HD2, HD3），这样的高性能指标能够保证信号的高质量处理和传输。

二、应用领域

2.1 基站应用

• 多载波GSM基站：在多载波GSM蜂窝基础设施基站中，ADS58J63能够同时处理多个载波信号，凭借其高分辨率和宽带宽的特性，精确地捕捉和转换信号，为基站的稳定运行提供有力支持。
• 多模式基站：对于多载波多模式蜂窝基础设施基站，其复杂的信号环境对接收器的性能提出了更高的要求。ADS58J63的多通道设计和优异的性能表现，能够适应不同模式的信号处理需求，确保基站在各种模式下都能正常工作。

2.2 电信接收应用

• 电信接收器：作为电信接收器的核心组件，ADS58J63能够高效地接收和处理各种电信信号，保证信号的准确性和稳定性，为电信通信的质量提供保障。
• DPD观测接收器：在电信DPD观测接收器中，其突发模式输出和良好的频谱性能，能够满足对信号实时监测和分析的需求，帮助优化功率放大器的性能。

三、详细功能解析

3.1 模拟输入部分

• 模拟信号输入采用差分驱动方式，输入引脚带有内部模拟缓冲器，这使得输入引脚在很宽的频率范围内都呈现高阻抗特性，为外部模拟滤波器的设计提供了很大的灵活性，同时也能保证在RF应用中实现良好的50 Ω匹配。
• 信号输入的共模电压通过600 - Ω电阻内部偏置到1.9 V，支持输入驱动网络的AC耦合，每个输入引脚的摆动范围对称，默认差分输入摆幅为1.9 - (V_{PP}) ，输入采样电路的3 - dB带宽可达900 MHz。

3.2 数字功能模式

• 多种工作模式：ADS58J63支持2倍和4倍抽取以及突发模式输出，4个通道可以成对配置为突发或抽取模式，并且所有4个通道必须采用相同的抽取模式，具体的工作模式如下表所示：	工作模式	描述	数字混频器	抽取	491 Msps时带宽	368 Msps时带宽	输出格式	最大输出速率
  0	抽取	± (FS/4)	2	200 MHz	150 MHz	复数	250 Msps
  2	–	2	100 MHz	75 MHz	实数	250 Msps
  4	(N×F_s/16)	2	100 MHz	75 MHz	实数	250 Msps
  5	(N×F_s/16)	2	200 MHz	150 MHz	复数	250 Msps
  6	(N×F_s/16)	4	100 MHz	75 MHz	复数	125 Msps
  7	(N×F_s/16)	2	100 MHz	75 MHz	实数	500 Msps
  8	突发模式	–	–	245.76 MHz	184.32 MHz	实数	500 Msps

3.3 触发模式与过范围指示

• 触发模式：突发模式支持自动触发和手动触发两种模式。在手动触发模式下，通过TRIGGER输入（TRIGAB, TRIGCD）来释放高分辨率数据；在自动触发模式下，低分辨率样本计数器完成后立即开始传输高分辨率数据。
• 过范围指示：ADS58J63提供快速过范围指示（FOVR），可以通过SPI配置将其嵌入到数字输出数据流中。当输入电压超过可编程的过范围阈值时，快速OVR会被触发，并在44个输入时钟周期后显示，从而能够快速对过范围事件做出反应。

四、编程与配置

4.1 设备配置

ADS58J63可以通过串行编程接口进行配置，同时还有一个专用的并行引脚（PDN）用于控制掉电模式。它支持24位（16位地址，8位数据）的SPI操作，并采用分页方式访问所有寄存器位。

4.2 串行接口操作

• 详细接口信息：通过SEN（串行接口使能）、SCLK（串行接口时钟）和SDIN（串行接口数据）引脚组成的串行接口可以访问ADC的内部寄存器。当SEN为低电平时，允许向设备串行移位数据；当SEN有效（低电平）时，SDIN上的串行数据在每个SCLK上升沿被锁存。该接口可以在5 MHz到很低的频率下工作，并且支持非50%的SCLK占空比。
• 寄存器读写操作：对于模拟SPI银行和数字SPI银行的不同页面，需要按照特定的步骤进行寄存器的读写操作。例如，在模拟SPI银行中，写入寄存器时需要先选择页面地址，然后再写入寄存器内容；读取寄存器时，同样先选择页面地址，设置R/W位，然后读取寄存器内容。

五、JESD204B接口

5.1 接口概述

ADS58J63支持JESD204B设备子类1，每个串行发射器的最大输出数据速率可达10 Gbps。通过外部SYSREF信号可以对齐所有内部时钟相位和本地多帧时钟到特定的采样时钟边缘，从而实现多个设备在系统中的同步，减少时序和对齐的不确定性。

5.2 初始车道对齐与帧组装

• 初始车道对齐（ILA）：当接收设备使能SYNCb信号时，ADS58J63开始发送逗号（K28.5）字符以建立代码组同步。同步完成后，接收设备重新使能SYNCb信号，ADS58J63从下一个本地多帧时钟边界开始初始车道对齐序列，发送4个多帧，其中包含帧的起始和结束符号以及JESD204链接配置数据。

• 帧组装：JESD204B标准定义了多个参数，ADS58J63支持多种JESD204B格式，具体的格式和有效范围如下表所示：	(L)	(M)	(F)	(S)	工作模式	数字模式	输出格式	JESD模式（69h, 01h）	JESD PLL模式（6Ah, 01h6）	最大ADC输出速率（Msps）	最大 (f_{SERDES}) （Gbps）
  4	8	4	1	0,5	2x抽取	复数	40 x	40 x	250	10.0
  4	4	2	1	2,4	2x抽取	实数	20 x	20 x	250	5.0
  2	4	4	1	2,4	2x抽取	实数	40 x	40 x	250	10.0
  4	8	4	1	6	4x抽取	复数	40 x	20 x	125	5.0
  2	8	8	1	6	4x抽取	复数	80 x	40 x	125	10.0
  4	4	2	1	7	2x抽取带‘0 - Pad’	实数	20 x	40 x	500	10.0
  4	4	2	1	8	突发模式	实数	20 x	40 x	500	10.0

六、设计要点与注意事项

6.1 电源供应

• 设备需要1.9 - V的DVDD和AVDD电源，以及3 - V的AVDD3V电源，在电源上电时没有特定的电源供应顺序要求，AVDD、DVDD和AVDD3V可以以任意顺序上电。
• 建议在每个电源引脚（AVDD、DVDD或AVDD3V）附近放置一个0.1 - µF的去耦电容，并在电源源附近放置一组由10 - µF、1 - µF和0.1 - µF电容并联组成的去耦电容组，以减少电源噪声对设备的影响。

6.2 布局设计

• 模拟输入布局：模拟输入位于器件引脚的相对两侧，在电路板布局时，模拟输入应尽可能从引脚的相反方向引出，以减少封装级别的串扰。
• 时钟与输入布局：采样时钟位于与模拟输入垂直的一侧，在参考布局中也应尽量保持这种配置，以减少它们之间的耦合。
• 数字输出布局：数字输出应远离模拟输入，数字输出走线不应与模拟输入走线平行，以避免数字输出对模拟输入的耦合干扰。同时，所有到接收器（如FPGA或ASIC）的数字输出走线应长度匹配，以避免输出之间的偏斜。

ADS58J63作为一款高性能的四通道电信接收器，在多个方面都展现出了卓越的特性和强大的功能。电子工程师在设计过程中，需要充分了解其产品特性、应用场景以及设计要点，才能充分发挥其性能优势，设计出高质量的电信系统。大家在使用ADS58J63的过程中，有没有遇到什么有趣的问题或者独特的应用案例呢？欢迎在评论区分享交流。