ADS58J89：四通道14位250/500MSPS接收器和反馈IC的深度解析

在无线基础设施系统中，高线性度、多通道的中频接收器至关重要。今天我们要深入探讨的是德州仪器（TI）推出的ADS58J89，一款高线性度、四通道、14位250/500MSPS IF（中频）接收器，看看它在设计和应用上有哪些独特之处。

文件下载：ads58j89.pdf

一、特性亮点

1. 多模式灵活配置

ADS58J89的四个通道上均配备14位500MSPS模数转换器（ADC），各通道可根据带宽、分辨率和采样时间要求配置为不同模式。其信号处理模块包含抽取滤波器模式、滤波器SNR提升模式、分辨率与时间模式以及时分双工（TDD）突发模式等。这种灵活性使得它能够很好地适配多天线系统，为多通道接收器提供了较高的带宽与线性度。

例如在TDD系统中，它可同时用作流量接收器和功率放大器线性化反馈路径，还支持14位250MSPS间隔采样，可编程分辨率与占空比，有多种占空比组合可供选择，如3:2（60% 11位，40% 9位）、2:3（40% 12位，60% 9位）、1:3（25% 14位，75% 9位）等。

2. 优秀的性能指标

从性能方面来看，ADS58J89也有着出色的表现。它在功耗方面，每通道为875mW；输入带宽（3dB）达到900MHz，能够处理较宽频率范围的信号；灵活的输入时钟缓冲器，支持1/2/4分频，方便与不同的时钟源进行匹配；孔径抖动仅为98fs rms，有效降低了时钟抖动带来的误差；通道隔离度高达85dB，减少了通道之间的干扰。

在特定条件下（ƒin = 170MHz，–1dBFS），其SNR为65.8dBFS，无杂散动态范围（SFDR）表现也很优秀，达到85dBc（HD2，HD3）、95dBFS（非HD2，HD3）。

3. 高速数字接口

采用JESD204B数字接口，速率高达5.0Gbps，每个通道有1或2个信道，支持子类1，能够满足高速数据传输的需求。并且它采用64引脚超薄型四方扁平无引线（VQFN）封装（9mm × 9mm），体积小巧，适合在紧凑的电路板上布局。

二、应用领域广泛

1. 蜂窝通信系统

ADS58J89适用于多载波、多模式、多频带蜂窝接收器，如TDD - LTE、FDD - LTE，以及CDMA、WCMDA、CMDA2k、GSM等通信标准。在这些系统中，它能够准确处理复杂的信号，保证信号的质量和稳定性。

2. 无线回程与中继

在射频（RF）和微波回程领域，包括点对点回程、点对多点回程，以及无线中继器、分布式天线系统（DAS）和无线宽带等应用中，ADS58J89也能发挥重要作用。它可以帮助实现信号的高效传输和处理，提高无线通信的覆盖范围和质量。

三、详细设计解析

1. 功能模块

（1） 抽取滤波器

每个通道在数据路径中都有一个数字滤波器，可编程为低通或高通滤波器，其归一化频率响应具有0.1 - dB的通带纹波，通带带宽约为41%，阻带衰减约为40dB。这种滤波器设计能够有效过滤信号中的干扰，提高信号的质量。

（2） 过范围指示

ADS58J89在OVRA、OVRB、OVRC和OVRD引脚上提供快速过范围指示。当输入电压超过可编程的过范围阈值时，仅需6个时钟周期即可触发输出，能够让系统更快地对过范围事件做出反应。而且过范围阈值可以通过SPI寄存器进行配置，还可以通过SPI寄存器设置使过范围指示信号保持高电平额外1、2或4个时钟周期，确保处理器能够捕获过范围事件。同时，该设备还在JESD204B输出数据流中提供快速过范围指示位。

（3） JESD204B接口

支持设备子类1，每个串行发射机的最大输出数据速率为5.0Gbps，允许对通道A和B以及通道C和D进行独立的JESD204B格式配置。通过外部SYSREF信号可以对齐所有内部时钟相位和本地多帧时钟，实现系统中多个设备的同步，同时最小化时序和对齐的不确定性。SYNCbAB和SYNCbCD输入分别用于控制通道A和B以及通道C和D的JESD204B SerDes块。根据通道输出数据速率，JESD204B输出接口可以单通道1或2个通道运行，其帧组装参数的设置和配置通过SPI接口进行控制。

2. 时钟方案与工作模式

（1） 时钟方案

ADS58J89提供了多种SYSREF时钟方案，包括周期性、间隙周期性（推荐）和脉冲/单次（推荐）模式。在周期性模式中，SYSREF信号始终开启，但不建议使用，因为连续的SYSREF信号可能会导致通道输出频谱中出现时钟混合杂散。而间隙周期性和脉冲/单次模式在大部分时间SYSREF信号处于低电平状态，可避免在通道输出频谱中产生杂散和毛刺。

（2） 工作模式

该设备有五种不同的工作模式，如抽取2倍模式（250 MSPS输出）、每两个样本的突发模式（250 MSPS输出）、SNR提升模式（500 MSPS输出，150 - MHz带宽）、突发模式（500 MSPS输出）和TDD - 突发模式（500 MSPS输出）。每个通道对（A/B和C/D）可以配置为相同的工作模式，并且不同模式下的输出数据速率、分辨率和SerDes速率等参数都有所不同，可以根据具体的应用需求进行选择。

3. 寄存器配置与编程

ADS58J89的内部寄存器可以通过编程进行配置，包括串行寄存器写入和读出操作。在进行寄存器写入时，需要先将SDENb引脚拉低，设置R/W位为‘0’，指定要写入的寄存器地址，然后在SCLK的上升沿锁存16位数据。而在寄存器读出时，将SDENb引脚拉低，设置RW位为1，指定要读取的寄存器地址，设备会在SDOUT/SDATA引脚上输出所选寄存器的内容，外部控制器可以在SCLK上升沿锁存该内容。完成读取后，需要将RW寄存器位重置为0以启用寄存器写入。

四、应用与设计要点

1. SNR与时钟抖动

在设计涉及高速数据转换器的应用时，需要特别关注SNR和时钟抖动。ADS58J89的通道信噪比受到量化噪声、热噪声和时钟抖动三个因素的限制。在低输入频率时，热噪声会限制SNR；而在较高输入频率时，时钟抖动则成为主要限制因素。可以通过使用高质量的时钟源和抖动清洁器，以及在时钟输入处设置带通滤波器来最小化外部时钟抖动，同时提高时钟的转换速率也可以改善通道孔径抖动。

2. 典型应用设计

（1） 输入电路设计

ADS58J89的模拟输入必须是全差分的，并偏置到所需的共模电压VCM。如果输入电路的幅度不需要增益就能充分利用ADC的满量程范围，可以使用变压器耦合电路，这种电路具有低噪声和AC耦合的特性，便于在变压器耦合后将信号偏置到VCM。如果需要信号增益或输入带宽包含直流成分，无法使用AC耦合，则需要采用基于放大器的信号调理电路。

（2） 时钟设计

时钟方案对设备的SNR性能有直接影响，ADS58J89在输入频率约为100 MHz（14位突发模式）时，典型SNR为66 dBFS，因此我们需要一个能够保持这种性能水平的时钟方案。例如，对于ADS58J89 EVM，可以使用LMK04828时钟设备，它能够提供低抖动的采样时钟和所需的SYSREF信号。

五、电源与布局建议

1. 电源要求

ADS58J89需要1.8V的标称电源用于AVDDC、IOVDD、PLLVDD和DVDD，1.9V的电源用于AVDD18，3.3V的电源用于AVDD33。在设备上电时，没有特定的电源供电顺序要求，AVDD、DVDD、IOVDD、PLLVDD和AVDD33可以按任意顺序上电。

2. 布局要点

在电路板布局时，可以参考Device EVM布局。需要注意的是，模拟输入应位于器件引脚相反的两侧，以确保在封装级别上的串扰最小，在电路板上也应尽量使模拟输入引脚朝相反方向引出；采样时钟引脚应与模拟输入引脚垂直，以减少它们之间的耦合；数字输出应远离模拟输入，并且数字输出走线不应与模拟输入走线平行，以避免数字输出对模拟输入产生耦合干扰，影响性能；每个电源引脚（AVDD、DRVDD或AVDDD3V）附近应放置一个0.1μF的去耦电容器，同时在电源源附近可以放置一个由10μF、1μF和0.1μF电容器并联组成的单独去耦电容器组。对于5 Gbps的SerDes CML发射机输出，需要在发射机和接收机之间进行AC耦合，并在靠近接收设备处使用100Ω电阻对差分对进行终端匹配，以避免不必要的反射和信号衰减。

ADS58J89凭借其丰富的特性、广泛的应用领域和灵活的设计配置，为电子工程师在无线基础设施系统设计中提供了一个强大而可靠的选择。在实际应用中，只要充分理解和利用其各项功能，遵循合理的设计和布局原则，就能发挥出它的最佳性能。