探索DS90CR285/DS90CR286：LVDS数据传输的理想选择

在电子设计领域，高效、稳定的数据传输一直是工程师们追求的目标。今天，我们将深入探讨德州仪器（TI）的DS90CR285和DS90CR286芯片组，这对组合在LVDS（低电压差分信号）数据传输方面表现卓越。

文件下载：DS90CR286MTDX NOPB-NS.pdf

芯片特性亮点

低功耗与高性能

DS90CR285/DS90CR286采用单+3.3V电源供电，芯片组（发送器 + 接收器）的典型功耗低于250mW，还有功耗低于0.5mW的掉电模式。它能实现高达231MBytes/sec的带宽和1.848Gbps的数据吞吐量，在低功耗的同时保证了高速的数据传输。这让我不禁思考，在如今对能耗要求越来越高的电子设备中，这样低功耗高性能的芯片能为产品带来多大的优势呢？

减少电缆尺寸

窄总线设计减少了电缆尺寸。传统28位宽数据和一个时钟的长距离并行单端总线可能需要多达58根导体，而使用这款Channel Link芯片组，仅需11根导体（4对数据、1对时钟和至少1根地线），电缆宽度减少了80%。这不仅降低了系统成本，还减小了连接器的物理尺寸和成本，同时减小的电缆尺寸也降低了屏蔽要求。在实际项目中，如果要设计紧凑的设备，电缆尺寸的减小无疑是一个巨大的优势。

低EMI与兼容性

它采用290mV摆幅的LVDS器件，具有低电磁干扰（EMI）特性。其+1V共模范围（围绕+1.2V）以及与TIA/EIA - 644 LVDS标准的兼容性，提高了系统的稳定性和可靠性。在电磁环境复杂的场景下，低EMI和良好的兼容性就显得尤为重要。

其他特性

PLL无需外部组件，两个器件都采用低剖面56引脚TSSOP封装。上升沿数据选通功能，静电放电（ESD）评级大于7kV，工作温度范围为 - 40°C至 + 85°C，适应多种恶劣环境。

工作原理

DS90CR285发送器将28位的LVCMOS/LVTTL数据转换为四个LVDS数据流，同时通过第五个LVDS链路并行传输一个锁相的发送时钟。每个发送时钟周期采样并传输28位输入数据。DS90CR286接收器则将LVDS数据流转换回28位的LVCMOS/LVTTL数据。在66MHz的发送时钟频率下，每个LVDS数据通道以462Mbps的速率传输28位TTL数据，数据吞吐量可达1.848Gbit/s（231MBytes/s）。这种数据转换和传输机制，让数据在不同信号格式之间高效转换，为系统的数据传输提供了保障。那么，在实际应用中，如何确保时钟信号的稳定性，以保证数据传输的准确性呢？

电气特性与参数

绝对最大额定值和推荐工作条件

文件中给出了详细的绝对最大额定值和推荐工作条件，如电源电压范围、输入输出电压范围、结温、存储温度等。例如，电源电压（VCC）的绝对最大额定值为 - 0.3V至 + 4V，推荐工作范围为3.0V至3.6V。我们在设计电路时，必须严格遵守这些参数，否则可能会导致芯片损坏。

电气特性

涵盖了LVCMOS/LVTTL直流规格、LVDS驱动器直流规格、LVDS接收器直流规格等多个方面。如LVCMOS/LVTTL的高电平输入电压（VIH）最小值为2.0V，低电平输入电压（VIL）最大值为0.8V。这些参数是我们进行电路设计和性能评估的重要依据。

开关特性

包括发送器和接收器的开关特性，如LVDS的高低电平转换时间、时钟输入输出延迟、相位锁定时间等。这些特性直接影响数据传输的速度和准确性，在设计高速数据传输系统时，需要重点关注这些参数。

应用设计要点

电缆选择

电缆接口需要支持差分LVDS对，28位Channel Link芯片组需要五对信号线。理想情况下，电缆/连接器接口应具有恒定的100Ω差分阻抗，且电缆偏斜应保持在150ps以下（66MHz时钟速率）。常见的电缆类型有扁平带状电缆、柔性电缆、双绞线和双同轴电缆。扁平带状电缆、柔性电缆和双绞线适用于短距离点对点应用，而双同轴电缆适用于短距离和长距离应用。在使用带状电缆时，建议在每个差分对之间放置地线以减少噪声耦合；对于双同轴电缆，建议为每个电缆对使用屏蔽层，并对所有电缆对使用整体屏蔽层，以提高传输性能。在实际项目中，我们该如何根据具体的应用场景选择最合适的电缆呢？

电路板布局

为了充分发挥LVDS的降噪和低EMI优势，差分线的布局至关重要。差分对的线路应相邻，以消除其他信号的干扰，并利用差分信号的噪声抵消特性。同时，要尽量保持信号走线长度相等，减少阻抗不连续，避免90度角和过多过孔。差分走线的阻抗应与所选物理介质的差分阻抗匹配，并且与接收器输入处的终端电阻值一致。此外，CHANNEL LINK TxOUT/RxIN引脚应尽量靠近板边，以减少PCB走线长度，降低反射和串扰。

其他要点

未使用的发送器TxIN输入必须接地，未使用的接收器RxOUT输出应悬空。TxIN和控制输入与LVCMOS和LVTTL电平兼容，但不支持5V电压。使用电流模式驱动器时，需要在接收器输入处跨接一个100Ω的终端电阻，以匹配电缆的差分模式特性阻抗，建议使用表面贴装电阻并尽量靠近接收器输入引脚。为了减少开关噪声的影响，建议在每个VCC和接地平面之间使用三个并联的去耦电容（0.1μF、0.01μF和0.001μF），并确保每个电容有自己的过孔连接到接地平面。如果电路板空间有限，PLL VCC应优先进行滤波/旁路，其次是LVDS VCC引脚，最后是逻辑VCC引脚。CHANNEL LINK设备使用PLL生成和恢复通过LVDS接口传输的时钟，要确保发送器的时钟输入是干净的低噪声信号，通过对每个VCC进行单独旁路接地，可减少传入PLL的噪声，从而产生低抖动的LVDS时钟。LVDS的典型信号摆幅为300mV，以+1.2V为中心，接收器支持100mV的阈值，提供约200mV的差分噪声裕量，同时支持Ground至+2.4V的输入电压范围，可容忍±1.0V的中心点偏移。发送器的输出在电源达到2V之前保持三态，VCC达到3V且掉电引脚高于1.5V后10ms，时钟和数据输出开始切换。任何时候将掉电引脚置低（有效），设备即可进入掉电模式，每个设备的总功耗将降至5μW（典型值）。该芯片组还具有电源保护功能，当发送板或接收板失电时，能避免潜在的锁存问题。

总结

DS90CR285/DS90CR286芯片组以其低功耗、高速数据传输、减少电缆尺寸等诸多优势，成为LVDS数据传输应用的理想选择。在实际设计中，我们需要根据其特性和参数，合理选择电缆、优化电路板布局，并注意其他设计要点，以确保系统的稳定性和可靠性。希望通过本文的介绍，能帮助电子工程师们更好地了解和应用这两款芯片。你在使用类似芯片时遇到过哪些问题呢？欢迎在评论区分享。