SKYWORKS Si569 VCXO：高性能时钟解决方案深度解析

在电子设计领域，时钟信号的稳定性和准确性对于系统性能至关重要。SKYWORKS的Si569 Ultra Series™ 电压控制晶体振荡器（VCXO）凭借其卓越的特性，成为了众多高性能应用的理想选择。本文将深入探讨Si569的各项特性、应用场景以及如何通过I2C接口对其进行配置。

文件下载：569AAAA000112ABG.pdf

一、Si569概述

Si569利用了Skyworks Solutions的先进第四代DSPLL® 技术，能在任何输出频率下提供超低抖动、低相位噪声的时钟。它通过简单的I2C命令进行用户编程，可提供从0.2到3000 MHz的任何频率，分辨率小于1 ppb，并且在其工作范围内，无论是整数频率还是分数频率，都能保持极低的抖动。

特性亮点

1. 超低抖动：典型值为100 fs RMS（12 kHz – 20 MHz），这对于对时钟信号质量要求极高的应用来说至关重要。
2. I2C可编程：支持通过I2C接口将频率编程为0.2到3000 MHz之间的任意值，分辨率小于1 ppb，为设计提供了极大的灵活性。
3. 优秀的电源噪声抑制：PSNR典型值为 –80 dBc，能在使用开关电源的嘈杂系统中出色地生成低抖动时钟。
4. 多种输出格式：支持LVPECL、LVDS、CML、HCSL、CMOS和双CMOS等多种输出格式，可满足不同应用的需求。
5. 多种封装选择：提供2.5x3.2、3.2x5、5x7 mm等多种封装选项，方便不同尺寸的电路板设计。

二、引脚分配与应用场景

引脚分配

Si569有多种封装尺寸，引脚功能明确。例如，在5x7 mm和3.2x5 mm封装中，引脚1为电压控制引脚（VC），引脚2可通过订购选项选择作为输出使能（OE）或频率选择（FS），引脚3为接地（GND），引脚4为时钟输出（CLK+）等。这些引脚的合理分配使得Si569在电路设计中易于使用和集成。

应用场景

1. 高速通信领域：如100G/200G/400G OTN、相干光学、PAM4等，Si569的低抖动和高稳定性能够确保信号的准确传输。
2. 广播视频：适用于3G - SDI/12G - SDI/24G - SDI广播视频系统，为视频信号的处理和传输提供稳定的时钟支持。
3. 数据中心设备：在服务器、交换机、存储和搜索加速等设备中，Si569可以提供精确的时钟信号，保障数据处理的高效性和准确性。
4. FPGA/ASIC时钟：为FPGA和ASIC等芯片提供稳定的时钟源，确保芯片正常工作。

三、电气规格

频率与电压范围

Si569的工作频率范围广泛，不同输出格式对应不同的频率范围。例如，LVPECL、LVDS、CML输出格式的频率范围为0.2到3000 MHz，而HCSL输出格式的频率范围为0.2到400 MHz，CMOS和双CMOS输出格式的频率范围为0.2到250 MHz。

电源电压支持3.3 V、2.5 V和1.8 V ±5%，不同电源电压下的电流消耗也有所不同。例如，LVPECL输出使能时，电流典型值为120 mA，最大值为170 mA。

时钟输出特性

• 上升/下降时间：不同输出格式的上升/下降时间有所差异。例如，LVPECL/LVDS/CML的上升/下降时间最大值为350 ps，CMOS / 双CMOS（CL = 5 pF）的上升/下降时间典型值为0.5 ns，最大值为1.5 ns。
• 占空比：所有输出格式的占空比范围为45%到55%，确保时钟信号的对称性。

相位抖动与PSNR

Si569在相位抖动方面表现出色，不同的Kv值和输出频率下，相位抖动（RMS，12 kHz - 20 MHz）有不同的典型值。例如，当Kv = 60 ppm/V且FCLK ≥ 200 MHz时，相位抖动典型值为100 fs。同时，在外部电源噪声干扰下，PSNR表现良好，如LVDS 156.25 MHz输出在不同频率的正弦波干扰下，PSNR值在 -85 dBc到 -82 dBc之间。

四、通过I2C配置Si569

基本原理

Si569内部包含一个固定频率的晶体和采用Skyworks专利DSPLLTM技术的频率合成IC。通过I2C寄存器设置DSPLL频率合成IC中的参数，可以设置电压控制振荡器的中心输出频率。然后通过向VC引脚施加高于或低于VDD/2的电压，可以将输出频率拉高或拉低，输出频率每伏的变化量基于编程的ppm/V（Kv）寄存器设置。

分频器设置

Si569的输出频率由三个分频器块共同决定：FBDIV（DSPLLTM反馈分频器）、HSDIV（高速输出分频器）和LSDIV（低速输出分频器）。最终的设备输出频率（Fout）基于数字VCO频率（Fvco）除以HSDIV和LSDIV分频值的乘积，而数字VCO频率则基于晶体参考频率（OSC）乘以反馈分频器设置（FBDIV）。

计算与校准步骤

1. 估计总输出分频器值：根据所需的输出频率Fout和最小有效的Fvco频率，使用公式 (HSDIV * LSDIV) = Fvco / Fout 估计理论上的总输出分频器值。
2. 确定LSDIV值：根据LSDIV和HSDIV的分频器限制，选择最低可能的整数LSDIV值。
3. 确定HSDIV值：使用已知的LSDIV值，找到最接近的有效整数HSDIV值，使Fvco等于或大于Fvco最小值。
4. 计算目标Fvco频率：使用有效的HSDIV和LSDIV值，通过公式 Fvco = Fout (HSDIV LSDIV) 计算目标Fvco中心频率。
5. 计算FBDIV值：使用导出的有效Fvco频率，根据公式 FBDIV = Fvco / Fosc（当Vc = VDD/2时）计算所需的FBDIV值。
6. 格式化寄存器值：将计算得到的FBDIV、HSDIV和LSDIV值格式化为设备期望的寄存器格式。
7. 重新校准Kv增益：当Fvco频率从工厂默认值修改时，需要重新校准Kv增益。首先确定新FBDIV值的整数部分，然后使用该值选择正确的NFXDIV值，最后使用公式 CADC_FSGAIN = round (128 * 80 e 6 / (Fvco / NFXDIV / 8)) 计算新的Kv增益校准值。

示例计算

以输出频率为156.75 MHz为例，详细介绍了如何根据上述步骤计算出所需的分频器值和寄存器值。通过这些计算，可以准确地配置Si569以实现所需的输出频率。

I2C寄存器写入过程

在计算出频率设置寄存器（Reg 23 - Reg 31）后，需要按照特定的顺序写入其他控制寄存器，以确保设备正确使用新的频率设置。整个编程序列分为三个阶段：准备更新设备、写入计算得到的频率（分频器）设置、启动设备。

五、其他特性与注意事项

双CMOS缓冲器

Si569的双CMOS输出格式订购选项支持互补或同相信号，可用于两个相同频率的输出。这一特性使得可以用单个Si569设备替代多个VCXO，减少了电路板空间和成本。

推荐输出端接

输出驱动器支持AC耦合和DC耦合端接，不同的输出格式有不同的端接电阻值要求。例如，LVPECL输出的AC耦合和DC耦合端接电阻值在不同电源电压下有具体的推荐值。

环境适应性与热性能

Si569在机械冲击、振动、可焊性等方面符合相关标准，如MIL - STD - 883。不同封装的湿度敏感度等级和接触垫材料也有所不同。同时，给出了不同封装在不同热条件下的热阻和热参数，如2.5 x 3.2 mm 8 - pin DFN封装在静止空气、85 °C条件下，热阻结到环境（ΘJA）为72 ºC/W。

绝对最大额定值

在使用Si569时，需要注意其绝对最大额定值，如最大工作温度为95 ºC，存储温度范围为 –55到125 ºC，电源电压范围为 –0.5到3.8 V等。超过这些额定值可能会对设备造成永久性损坏。

六、总结

SKYWORKS的Si569 VCXO以其超低抖动、高频率灵活性、优秀的电源噪声抑制等特性，为电子工程师在设计高性能时钟系统时提供了一个强大而可靠的解决方案。通过深入了解其引脚分配、电气规格、I2C配置方法等方面的知识，工程师可以更好地将Si569应用到各种实际项目中，满足不同应用场景的需求。在实际设计过程中，还需要根据具体的应用要求和电路板布局，合理选择输出格式、封装尺寸，并注意环境适应性和热性能等因素，以确保系统的稳定性和可靠性。你在使用Si569或其他类似时钟器件时，遇到过哪些挑战呢？欢迎在评论区分享你的经验和想法。