电子说
在电子设计领域,相位锁定环路(PLL)是一种非常重要的电路,它广泛应用于通信、时钟同步等众多领域。而相位频率检测器(PFD)作为PLL的核心部件,其性能直接影响着整个PLL系统的性能。今天我们要介绍的是安森美半导体(onsemi)的两款相位频率检测器——MCH12140和MCK12140,它们具有诸多出色的特性,适用于对相位和频率锁定要求较高的应用场景。
文件下载:MCH12140-D.PDF
MCH12140和MCK12140是专为PLL应用设计的相位频率检测器,旨在实现锁定时最小的相位和频率差异。当与高性能压控振荡器(VCO)如MC100EL1648配合使用时,可以实现高带宽的PLL。这两款器件在功能上与MC12040相位频率检测器兼容,并且最大频率可扩展到800 MHz。
它们采用小型8引脚SOIC表面贴装封装,方便在电路板上进行布局。同时,为了提供与现有两种ECL标准的I/O兼容性,该器件有两个版本:MCH12140与MECL10H逻辑电平兼容,而MCK12140与100K ECL逻辑电平兼容。此外,这两款器件还可以在+5.0 V系统中使用。
典型带宽可达800 MHz,能够满足高速应用的需求,在高频信号处理中表现出色。
8引脚SOIC小型封装,节省电路板空间,适合对空间要求较高的设计。
具备75 kΩ内部输入下拉电阻,有助于稳定输入信号,减少外部干扰。
拥有>1000 V的ESD保护能力,提高了器件的可靠性,降低了因静电放电而损坏的风险。
这些器件是无铅、无卤素的,并且符合RoHS标准,符合环保要求。
当参考(R)和VCO(V)输入的频率和/或相位不相等时,差分UP(U)和DOWN(D)输出将提供脉冲流。将这些脉冲流相减并积分后,可得到一个误差电压,用于控制VCO。具体来说,该器件有四种可能的工作情况:
当R和V输入频率相等且R的相位滞后于V时,U输出将保持高电平,而D输出将从高电平脉冲到低电平。脉冲幅度与V和R输入之间的相位差成正比,在180°异相条件下,占空比最小可达50%。D上的信号指示VCO降低频率以使环路锁定。
当V的频率大于R时,器件的行为与上述情况类似,D上的信号同样指示VCO降低频率以使环路锁定。
当R和V输入频率相等且R的相位领先于V时,D输出将保持高电平,而U输出将从高电平脉冲到低电平。脉冲幅度与V和R输入之间的相位差成正比,在180°异相条件下,占空比最小可达50%。U上的信号指示VCO增加频率以使环路锁定。
当V的频率小于R时,器件的行为与上述情况类似,U上的信号指示VCO增加频率以使环路锁定。
当V和R处于相同频率和相位时,U - D的值为零,从而为VCO提供零误差电压,这表明环路已锁定,并且该器件的作用将使环路保持锁定状态。
通过提供的真值表,我们可以了解输入(R和V)与输出(U和D)之间的逻辑关系。虽然它并非严格意义上的功能表,没有涵盖所有可能的操作模式,但足以确保器件正常工作。
不同系列(H系列和K系列)在不同温度下具有特定的直流特性,如输出低电压(VOL)、输入高电压(VIH)、输入低电压(VIL)和输入低电流(IIL)等参数。设计师需要根据具体的应用场景和工作条件来考虑这些参数。
交流特性包括最大翻转频率(FMAX)、传播延迟(tPLH和tPHL)以及输出上升/下降时间(tr和tf)等。在高速应用中,这些参数对于确保信号的准确传输和处理至关重要。需要注意的是,器件在达到热平衡后,当安装在测试插座或印刷电路板上,并保持横向气流大于500 lfpm时,才能满足这些规格要求。
产品文档中还给出了最大额定值,如电源电压(VEE)、输入电压(VI)、输出电流(Iout)、工作温度范围(TA)和工作范围等。超过这些最大额定值可能会损坏器件,影响其功能和可靠性。
该器件提供了不同的包装形式和订购选项,如MCK12140DG采用SOIC - 8无铅封装,每管98个单位;MCK12140DR2G同样是SOIC - 8无铅封装,但采用2500个单位的卷带包装。不过需要注意的是,MCH12140DG已停产,不推荐用于新设计。
为了确保器件正常工作,R和V输入的边缘速率应小于5.0 ns。在实际设计中,需要注意信号源的特性以及信号传输过程中的失真情况。
对于输出信号的端接,可参考文档AND8020获取相关信息,以确保信号的稳定和准确。
onsemi的MCH12140和MCK12140相位频率检测器凭借其高带宽、小型封装、良好的兼容性和可靠性等优势,为电子工程师在设计高性能PLL系统时提供了一个优秀的选择。在实际应用中,工程师需要根据具体的设计要求和工作条件,合理选择器件,并注意关键参数和使用建议,以充分发挥其性能。你在使用类似的相位频率检测器时,遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !