电子说
最近做千兆以太网的时钟方案,翻到H.ELE(合泰电子)这款HSO751S的100MHz有源晶振规格书,把实用的参数和踩坑点整理出来,给同做硬件设计的兄弟们省点翻文档的时间。
文件下载:SSR100000I3CH.pdf
| 先把大家选型最关心的参数拎出来,不用再翻几十页规格书: | 参数项 | 规格值 | 备注 |
|---|---|---|---|
| 标称频率 | 100MHz | 3次泛音振荡,稳定性比基波的好 | |
| 频率稳定度 | ±50ppm | 全温区(-10~70℃)+ 3.3V±0.3V供电波动范围内的总偏移,普通工业级场景完全够用 | |
| 供电电压 | 3.0~3.6V | 兼容常规3.3V系统,不用额外做电平转换 | |
| 相位抖动(12k~20MHz带宽) | ≤1ps RMS | 这个参数很香,千兆以太网、高速ADC的时钟要求基本都能满足 | |
| 年老化率 | ±5ppm/年 | 正常用5年偏移也才25ppm,对普通通信类产品来说完全不需要后期校准 | |
| 启动时间 | ≤10ms | 上电快速起振,对需要快速唤醒的低功耗设备友好 |
⚠️ 额外提个实用的细节:这款带OE(输出使能)引脚,引脚拉低的时候待机电流只有20uA,做低功耗设计的兄弟可以薅这个功能,不用额外加时钟开关电路。正常工作电流最高45mA,注意电源轨的负载能力就行。
| 4脚SMD封装,引脚定义给大家列出来,画原理图的时候别搞反了: | 引脚号 | 功能 |
|---|---|---|
| 1 | OE输出使能(悬空/高电平输出,低电平高阻) | |
| 2 | GND | |
| 3 | 时钟输出 | |
| 4 | VDD供电 |
输出是CMOS电平,带30pF负载,走线的时候注意输出线做50Ω阻抗匹配,长度尽量短,别串太远的线,不然抖动会变大。
这部分是我觉得最实用的,很多时候料选对了,生产出问题都是没注意规格书里的要求:
SMT贴装之前建议先做小批量试焊,确认过炉之后频率、起振都正常再量产,要是PCB板容易翘曲的话,最好先评估下翘曲度,别把晶振引脚扯脱焊了。
| 这款的可靠性测试都是按JIS标准做的,常规环境测试要求都给大家列好了,做产品可靠性验证的时候可以直接对标: | 测试项 | 要求 |
|---|---|---|
| 温循(-40℃~85℃,25循环) | 频率偏移≤±5ppm | |
| 高温存储(85℃/240h) | 频率偏移≤±5ppm | |
| 振动(10~55Hz,0.8mm振幅,3轴各2h) | 频率偏移≤±5ppm | |
| 跌落(50cm落3次到水泥地) | 频率偏移≤±5ppm |
这款是无铅、无卤、过RoHS和REACH的,合规性没问题,工业级通信、工控、车载非安全域的场景都能用,性价比也不错。
想问下兄弟们平时选100MHz的有源晶振,最看重哪个参数?是抖动、稳定性还是价格?评论区聊聊~
全部0条评论
快来发表一下你的评论吧 !