选型踩坑实录:这款工业级3225 24MHz有源晶振的参数解读和设计避坑

电子说

1.4w人已加入

描述

选型踩坑实录:这款工业级3225 24MHz有源晶振的参数解读和设计避坑

最近做工业网关的方案选型,要找个宽温宽压的24MHz有源晶振给主控提供时钟,翻到星通时频这款SX3M24.000M20F30TNN的规格书,刚好给大家拆解下这类通用SMD有源晶振的选型要点、设计注意事项,都是之前踩过坑总结出来的干货。

文件下载:SX3M24.000M20F30TNN.pdf


一、核心参数先划重点,哪些是选型必须看的

先把大家最关心的参数拎出来,不用对着规格书一页页翻: 参数项 规格值 实际设计意义
封装 SMD3225 通用小型化封装,大部分板子都能塞下,不用改焊盘兼容其他同封装料号
标称频率 24MHz 常规通用主频,MCU、以太网PHY、ADC采样都常用
供电范围 1.62~3.63V 重点表扬!1.8V、3.3V平台都能用,一个料号覆盖两个电压段,BOM直接少备一个型号
频差 常温±20ppm,全温(-40~85℃)±30ppm 工业级场景完全够用,哪怕是户外网关、车载辅助设备的温度范围都覆盖了
输出模式 CMOS 通用电平,直接接主控IO不用额外电平转换
消耗电流 最大10mA 功耗很低,电池供电的低功耗设备也能凑合用
上升/下降沿 最大5ns 高速场景也能用,不会因为边沿太缓导致采样错误
年老化率 第一年±3ppm 寿命够顶,产品用个5-8年频偏也不会超出合格范围

二、电路设计别踩这几个坑

1. 引脚定义别搞反!

这款是仰视图的引脚定义,画封装的时候千万不要当成俯视图:

  • 1脚:OE使能脚,悬空/接VDD=输出打开,接GND=输出关闭
  • 2脚:GND
  • 3脚:时钟输出
  • 4脚:VDD供电

踩坑预警:之前有实习生画封装的时候把视角搞反,1脚对到4脚位置,焊上去全板无时钟,查了半天才发现是封装画错,浪费了两天调试时间。

2. 外围电路极简,但是这两点不能省

  • VDD引脚必须接0.01μF的去耦电容,而且必须放在离引脚1mm以内的位置,不要放太远,不然时钟输出会带杂散纹波,容易导致主控锁相环失锁。
  • 如果不用OE功能,建议直接接10k电阻上拉到VDD,不要悬空:虽然规格书说悬空也能正常工作,但是EMC测试的时候容易被干扰导致时钟异常,亲测过工业级EMC测试的时候悬空OE脚会出现偶发时钟断流。
  • 输出走线尽量短,寄生电容不要超过15pF,不然频偏会超出标称范围。

三、生产焊接的注意点,避免焊完频偏超差

这款是工业级宽温产品,但是焊接温度不对照样会出问题,规格书给的回流焊曲线一定要严格执行:

  1. 无铅回流焊峰值温度最高260℃,靠近峰值5℃以内的停留时间不要超过30s,升温速率不要超过3℃/s,降温不要超过6℃/s。

    踩坑预警:之前找小厂打样,回流焊曲线没校准,峰值温度到了270℃,焊完10%的晶振频偏超了±50ppm,全部返工浪费了几千块。

  2. 最多支持3次回流焊,尽量控制在2次以内,多次过炉会加大晶振的频偏漂移风险。

另外这款的可靠性参数也给大家做个参考:1米跌落、三轴振动、温变循环、96小时湿热/高低温测试后,频偏变化都不超过±5ppm,盐雾24小时无腐蚀,户外、工业场景用完全没问题。


最后唠两句

有源晶振看起来是个很小的器件,但是出问题往往是系统性的,要么全板不工作,要么偶发异常很难排查。大家选晶振的时候除了看核心参数,一定要仔细看规格书里的引脚定义、焊接要求,最好先拿样做个高低温测试验证下频偏,避免批量出问题。

你们选晶振的时候都踩过啥离谱的坑?评论区聊聊~

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分