FPGA设计中层次结构设计和复位策略影响着FPGA的时序

FPGA设计中，层次结构设计和复位策略影响着FPGA的时序。在高速设计时，合理的层次结构设计与正确的复位策略可以优化时序，提高运行频率。

设计中，合理的层次结构是我们所追求的。

划分时，按照逻辑分区将设计划分成相应的功能模块。这种层次结构提供便于在层次边界寄存输出的方法，从而限制特定模块的关键路径。这样分析和修复在单一模块中定位的时序路径就很容易。

实际上，定位超高时钟速度时，应在层次结构的一些层级使用多个寄存器级，以优化时序并为后端工具留下更多设计空间。

好的设计层次结构应该将相关的逻辑集成在一起，使得区域分组和逻辑压缩更为有效。

建立适当的层次结构可在多个模块时获取可重复结果。

在模块级应用实现属性，可令代码简单并具可扩展性，该属性可传播该模块中声明的所有信号。

复位策略

最小化复位网络

优选同步复位，必要时加入异步复位

注意复位信号高扇出的延时

将异步复位同步化

某些情况下，避免全局复位

高速设计可使用流水线

适当的流水线程序是设计高速程序的关键因素，所有的高速设计都推崇流水线设计。