PCB设计之如何去耦

局部的高频滤波器可以优化小小效果，去耦电容 可以减小回路电感
 

SOIC的去耦

经验法则

–Via resistance ≈ 1mΩ, Via inductance ≈1nH

LQFP/LFCSP去耦

不同的去耦电容阻抗VS频率

并联电容可以在一个较宽的频带内降低阻抗

小的去耦电容尽可能靠近电源引脚

为什么每个电源引脚都需要去耦

去耦电容总结

旁路电容离电容引脚尽可能的近

SMT磁珠对于降低Ripple非常有效

高频时需要地平面

最小化寄生参数

使用稳定高效的器件

较少的漂移和较低的ESR

完全精确的分析是比较困难的

为了优化结果可以使用一引起模型分析

使用一组并联的电容来去除较宽频带内的噪声