下一代电子战接收器系统可由28纳米模数转换器支持

描述

简介

电子战(EW)接收器,特别是信号情报(SIGINT)应用中对更高带宽和更小尺寸,重量和功率(SWaP)的需求一直存在EW系统设计人员不断寻求高速模数转换器(ADC)技术的新发展和改进。虽然65纳米ADC接近其固有的,与工艺相关的性能和带宽限制,但新的28纳米RF ADC超越了这些边界,为下一代宽带接收器系统奠定了新的基础。 28 nm工艺节点更小的晶体管宽度和更低的寄生效应可实现更快的采样速率,更宽的模拟输入带宽,集成数字功能和新的接收器架构,同时降低功耗和整体尺寸。

28 nm ADC优势

随着宽带电子战系统在现代战场中日益普及,系统设计人员面临着如何实现下一代EW接收器所需的更高性能和更低SWaP的诸多挑战。高速ADC是所有宽带EW接收器的主要设计考虑因素之一,并且在很大程度上决定了系统架构和整体检测和观察能力。高速ADC的许多性能特征(包括采样率,带宽和分辨率)是决定接收器其余部分设计的因素 - 从模拟RF域到DSP要求。随着EW系统设计人员继续开发下一代EW接收器,对更高ADC带宽和更高分辨率的需求仍然是永恒的行业趋势。更高的采样率和带宽允许同时将更多频谱数字化,从而缓解RF域中的设计挑战并缩短扫描时间,同时更大的位深度可提高性能并减少错误警报和检测。这种对更高采样率和更高分辨率的永不满足的需求促使高速ADC制造商转向越来越小的晶体管光刻节点(目前为28 nm和16 nm),这些节点能够在不增加器件功耗的情况下实现这些要求。

< p> 28 nm ADC的基本优势在于支持下一代宽带EW接收器,并构成未来系统的新基础。 28 nm晶体管具有降低的寄生栅极电容,由于驱动开关所需的能量较低,因此可实现更快的开关。由于这一点以及28 nm工艺的较小物理晶体管尺寸,ADC不仅可以实现更快的采样速率,而且还可以容纳更大数量的每平方毫米晶体管,从而可能实现更高的数字处理能力。考虑到本质上较低的功耗,使得新一代EW系统中的28 nm处理器上的ADC成为关键的推动因素,其性能和功能要求以前被认为对≥65nm工艺不切实际。采用28 nm ADC可实现更高的采样率(几个GSPS及以上)是大多数EW系统设计人员最具吸引力的ADC功能之一,尤其适用于SIGINT,电子保护(EP)和电子支持(ES)应用。与ADC带宽一样重要的是分辨率,这允许更高的SNR / SFDR以及随后检测,观察和处理目标信号的能力。由于更高的模拟输入带宽,超过1 st Nyquist的欠采样也是可能的。

转向28 nm工艺也使混合信号半导体制造商能够集成越来越多的数字信号处理和功能进入其高速ADC,而不会增加(甚至减少)系统SWaP。集成NCO(数字控制振荡器)和DDC(数字下变频器)等数字特性可提高转换器性能,并可缓解与更高转换器数据速率和高数字接口功耗相关的系统设计挑战。利用较小的28 nm工艺并增加ADC的片上DSP功能,还可以减轻处理器的大部分处理负载和功耗,从而使EW系统设计人员能够降低系统SWaP。

虽然更快的28 nm ADC能够捕获和观察更大的RF频谱,但与ADC奈奎斯特带宽相比,感兴趣的信号仍可能具有相对较小的带宽。此外,GSPS ADC的大量数据吞吐量可能会导致挑战找到合适的处理器并将其物理连接到ADC。目前市场上的许多28 nm转换器使用JESD204B接口标准,其通道速率高于10 Gbps,这可能会引入与路由Gbps SERDES(串行器/解串器)JESD通道相关的电路板布局和信号完整性挑战。幸运的是,通过集成的NCO / DDC和片上DSP,ADC可以将感兴趣的信号转换为更低的频率或基带,应用数字滤波,并抽取数字数据输出速率,以便可以执行更密集的处理捕获光谱的一部分。可调谐NCO允许DDC扫描数字化频谱,以便仍然可以分析整个频谱,但具有处理增益和降低数字数据输出速率的额外好处。并行添加多个NCO和DDC允许用户预先配置并在DDC之间快速切换和快速跳变,从而进一步减少扫描时间,因为NCO调谐从等式中移除。集成的DDC还可在数字JESD204B接口中显着节省功耗。以如此高的速率运行的JESD SERDES可以为系统功耗增加一瓦或更多功率,因此在这方面将数据速率降低到更低的速度是非常有益的。随着高速ADC继续推动更高的采样速率,位深度和带宽,集成DDC和ADC对宽带EW接收器系统设计人员变得更具吸引力,因为来自ADC的大量数字数据可能变得难以用低SWaP处理处理器。有关DDC的更多信息和一些实际示例,请参阅Jonathan Harris的“数字下变频器的内容”第1部分和第2部分。

实现新的接收器架构

外差接收器架构是很好理解,并已经多年证明。历史上,许多微波接收器已经实现了双下变频架构。随着前几代ADC的出现,工作频带频率与ADC输入频率的大比例使得图像滤波在单个下变频接收器架构中变得不切实际。现在,采样率和模拟输入带宽都在不断增加的新型ADC使高性能宽带单下变频架构变得实用且易于实现。

图1所示为单个下变频接收器架构。选择了前端LNA用于噪声系数性能。如果需要,在LNA前面增加一个限制器,以增加前端的存活能力。接下来是工作频带滤波器,用于衰减带外干扰。接下来,可以根据需要添加额外的增益和/或增益控制。在混频器之前,低通滤波器可以减少RF谐波,从而增加混合杂散输出。混频器是一个关键的构建模块,用于优化感兴趣的频率转换频段的性能。混频器之后的另一个低通滤波器在放大之前滤除上边带。根据需要添加额外的IF增益。抗混叠滤波器通常是ADC之前的最终组件,并拒绝任何可通过采样过程折叠的频率。 ADC是下一个,虽然它是链中的最后一个,但通常是选择的第一个元件,而接收器的其余部分是围绕ADC构建的。

转换器

接下来,我们回顾一些注意事项。选择频率规划选项。频率规划是选择频率转换方法的过程,当使用可用组件实现时,通过合理的滤波器设计产生最低的杂散性能。当RF工程师第一次做出这个决定时,有一些次优频率计划的选项和影响可能会使这成为一项艰巨的任务。幸运的是,CAD工具和可用组件的现代进步使频率规划成为一项更易于管理的任务。

一般来说,从虚假的角度来看,2 nd 或3 rd ADC奈奎斯特区的IF频率较高是优选的。我们将通过首先显示将10 GHz工作频段转换为3 GHz ADC的1 st 奈奎斯特的频率规划来概述其优势,然后展示在2 nd运行时的优势奈奎斯特区。

图2显示了10 GHz的1 GHz工作频段到3 GSPS ADC的1 st 奈奎斯特区的频率转换。说明了两个主要问题。首先,RF图像频率与工作频带非常紧密地间隔,需要非常难以用于图像抑制的滤波器。其次,从IF放大级产生的任何IF都是带内的,无法通过抗混叠滤波器进行滤波。

转换器

图3显示了在相同的RF工作频带中进行采样的比较。 2 nd 奈奎斯特区。较高的IF频率导致图像频率远离工作频带,并且RF图像滤波器明显更容易实现。此外,IF放大器中产生的任何谐波都可以通过抗混叠滤波器进行滤波,并且将创建的唯一IF谐波是ADC本身内部的谐波。

转换器

使用Keysight Genesys工具可用于快速得出相同的结论。图4来自WhatIF频率规划工具。图4显示了WhatIF频率规划工具,其中设置为10 GHz工作频段,1 GHz瞬时带宽,高端LO选择以及搜索高达五阶杂散。无杂散区以绿色显示,在这种情况下,落在3 GSPS ADC的2 nd 奈奎斯特区。

转换器

组件使能器

作为任何频率规划分析的后续工作,应在接收器的预期工作条件下评估混频器和ADC,以验证杂散和噪声性能。

最近发布的高性能3 GHz至20 GHz混频器包括LTC5552和LTC5553。图5显示了这些设备的主要功能。这些是同类最佳的高线性宽带混频器,可直接适用于宽带接收器架构。主要区别在于LTC5552具有差分IF输出,而LTC5553在所有端口上均为单端。差分IF输出允许整个IF链保持差分,从而消除了通常添加到ADC输入的平衡 - 不平衡转换器。差分IF放大器可通过实现完全差分IF部分而实现,唯一的设计调整是将差分滤波器引入IF信号链。

转换器

最近发布的28 nm ADC是AD9208是一款14位,3 GSPS双通道ADC,具有本文前面提到的许多功能集和特性。高输入带宽和采样分辨率以及数字功能(如四个集成DDC和NCO)使AD9208非常适合许多EW接收器系统和应用。此外,9 GHz的高模拟输入带宽允许AD9208直接采样到2 nd 和3 rd 奈奎斯特频率。即使是4 th 奈奎斯特采样也可以使用干净的低抖动参考时钟,以最大限度地降低更高输入频率下的SNR衰减。

RF接收器设计人员面临的一个持续挑战是每个关键时刻ADC指标随输入频率降低。这对于噪声和无杂散动态范围都是如此。除硅限制外,还需要仔细的封装设计,以适应从硅到封装层压板以及从封装到PWB的RF发射,以保持GHz转换器的输入带宽。

精心设计的RF I / O结构与输入频率相比会逐渐降低。在设计中没有这些考虑因素的情况下,通常存在输入频率,其中性能急剧下降。这在图7中概念性地说明。当为应用程序筛选转换器时,在提交设计之前花费了很多努力来验证性能。对于工作在GHz频率范围内的RF采样ADC而言,这一点变得越来越重要,在应用ADC选择之前,应充分了解性能响应与频率的关系。

结论

已经讨论了几种宽带应用和接收机设计考虑因素的综述。 EW应用特别具有挑战性,因为需要具有宽工作频带和尽可能多的瞬时带宽的接收器。这些挑战表明,对于单个下变频接收器架构,在较高ADC奈奎斯特区域中的操作将产生改善的杂散性能。该目标对ADC的输入带宽和混频级的性能参数提出了挑战。幸运的是,现在可以使用具有扩展输入频率范围的高速28 nm ADC和宽带高线性混频器等组件,为下一代接收器奠定基础。图6显示了一个完整的保护解决方案。

转换器

转换器

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分