MC100LVEP210是一款低偏差1对5双差分驱动器，专为时钟分配而设计。如果使用V BB 输出，ECL / PECL输入信号可以是差分或单端。信号被扇出到5个相同的差分输出。当EP210在PECL模式下工作时，可以使用HSTL输入。
LVEP210特别保证了低输出到输出的偏斜。
优化设计，布局和处理可最大限度地减少器件内的偏差从设备到设备。为了确保实现严格的偏斜规格，即使只使用一个输出，差分输出的两侧也需要相同地端接到50欧姆。如果未使用输出对，则两个输出可以保持打开（未端接）而不影响偏斜。
MC100LVEP210与大多数其他ECL设备一样，可以从正V CC 以PECL模式供应。这使得LVEP210可用于+3.3 V或+2.5 V系统中的高性能时钟分配。单端CLK输入操作在PECL模式下限制为V CC ≤3.0V，或在ECL模式下限制为V EE ≤-3.0 V。
设计人员可以利用LVEP210的性能，在背板或电路板上分配低偏斜时钟。在PECL环境中，通常使用串联或戴维宁线路终端，因为它们不需要额外的电源。有关使用PECL的更多信息，设计人员应参考应用笔记AN1406 / D.
| 特性 |
| |
| |
| |
| |
| |
| |
| |
- PECL和HSTL模式工作范围：V CC = 2.375 V V EE = 0 V
|
- NECL模式工作范围：V CC = 0 V，V EE = -2.375 V至-3.8 V
|
| |
| |
电路图、引脚图和封装图
