MC100LVEL14 3.3 V ECL 1：5时钟分配芯片

MC100LVEL14是一款低偏斜1：5时钟分配芯片，专为低偏移时钟分配应用而设计。该器件可由差分或单端ECL驱动，或者，如果使用正电源，则由PECL输入信号驱动。 LVEL14在功能和引脚上与EL14兼容，但设计工作在ECL或PECL模式，电压范围为-3.0 V至-3.8 V（或3.0 V至3.8 V）。

LVEL14具有多路复用时钟输入，可以分配低速扫描或测试时钟以及高速系统时钟。当低电平（或通过输入下拉电阻保持开路和拉低）时，SEL引脚将选择差分时钟输入。

公共使能（EN）是同步的，因此输出仅在启用/禁用时才会启用/禁用。他们已经处于低谷状态。这可以避免在启用/禁用设备时产生欠幅脉冲时钟的可能性，如同异步控制一样。内部触发器在输入时钟的下降沿进行时钟控制，因此所有相关的规范限制都以时钟输入的下降沿为参考。

V _BB 引脚，内部产生的电压供应仅适用于此设备。对于单端输入条件，未使用的差分输入连接到V _BB 作为开关参考电压。 V _BB 也可以重新连接AC耦合输入。使用时，通过0.01 5F电容去耦V _BB 和V _CC ，并将电流源或吸收限制在0.5 mA。不使用时，V _BB 应保持打开状态。