MC100LVE111 3.3 V ECL 1：9差分时钟驱动器

MC100LVE111是一款低偏斜1至9差分驱动器，专为时钟分配而设计。 MC100LVE111的功能和性能与流行的MC100E111类似，具有低电压操作的附加功能。它接受一个信号输入，如果使用V _BB 输出，可以是差分输入或单端输出。信号被扇出到9个相同的差分输出。

LVE111是专门设计，建模和低偏斜产生的关键目标。优化设计和布局有助于最大限度地减少器件内的栅极到栅极偏斜，并且经验建模用于确定过程控制限制，以确保从批次到批次的tpd分布一致。最终结果是可靠，保证的低偏斜器件。

为了确保满足严格偏斜规范，差分输出的两侧必须端接到50 W，即使只有一侧是用过的。在大多数应用中，将使用所有九个差分对，因此终止。在使用少于9对的情况下，必须至少终止与在该侧使用的对相同的封装侧的输出对，以便保持最小的偏斜。如果不这样做，将导致所使用的输出的传播延迟（大约10-20 ps）的小幅度下降，虽然对大多数设计来说不是灾难性的，但这意味着会出现歪斜余量的损失。 >
与大多数其他ECL设备一样，MC100LVE111可以在PECL模式下从正V _CC 电源工作。这使得LVE111可用于+3.3 V系统中的高性能时钟分配。设计人员可以利用LVE111的性能在背板或电路板上分配低偏斜时钟。在PECL环境中，通常使用串联或戴维宁线路终端，因为它们不需要额外的电源。对于采用GTL的系统，并行端接提供最低功率