MC100EP195B 3.3 V ECL可编程延迟芯片

KANA 发表于 2019-04-18 21:06:09

数据: 数据表:3.3V ECL可编程延迟芯片

MC100EP195B是一款可编程延迟芯片(PDC),主要用于时钟偏移和时序调整。它提供差分NECL / PECL输入转换的可变延迟。延迟部分包括一个可编程的门和多路复用器矩阵,如逻辑图所示,图2. EP195B的延迟增量具有大约10 ps的数字可选分辨率和高达10.2 ns的净范围。所需的延迟由10个数据选择输入D(9:0)值选择,并由LEN(引脚10)控制。 LEN上的低电平允许透明LOAD模式的实时延迟值为D(9:0)。 LEN上的低电平到高电平转换将使LOCK和HOLD电流值对D(10:0)中的任何后续更改产生。与D0(LSB)到D9(MSB)相关的变化抽头数的近似延迟值如表6和图3所示。
特性
  • 最大输入时钟频率> 1.2 GHz典型
  • 可编程范围:0 ns至10 ns
  • 延迟范围:2.2 ns至12.2 ns
  • 10 ps增量
  • PECL模式工作范围:VCC = 3.0 V至3.6 V,VEE = 0 V
  • NECL模式工作范围:VCC = 0 V,VEE = 3.0 V至3.6 V
  • IN / INb输入接受LVPECL,LVNECL,LVDS级别
  • EN引脚上的逻辑高电平将强制Q为逻辑低电压
  • D10:0可以选择LVPECL,LVCMOS或LVTTL输入电平
  • VBB输出参考电压
应用
  • 自动测试设备(ATE)

电路图、引脚图和封装图




技术文档

数据手册(1)

收藏

相关话题
文章来源栏目
+加入圈子

评论(0)

加载更多评论

参与评论

分享到

QQ空间 QQ好友 微博
取消