NB3L8543S是一款高性能,低偏斜的1至4 LVDSClock扇出缓冲器.NB3L8543S具有多路复用输入,可通过差分或单端输入驱动,以便分配低速时钟和高速系统时钟.CLK_SEL引脚将在低电平时选择差分CLK和CLKb输入(或通过内部下拉电阻保持开路和拉低)。当CLK_SEL为高电平时,选择差分PCLK和PCLKbinput。公共时钟使能引脚CLK_EN是同步的,这样输出只有在处于低电平状态时才会被允许/禁止。这避免了在可设置时钟的引脚的异步置位/解除置位期间在输出上产生欠幅脉冲时钟的任何可能性。内部触发器在输入时钟的下降沿计时;因此,所有相关的规范限制都被引用到时钟输入的下降沿。
| 特性 |
| |
| |
- CLK / CLKb可以接受LVPECL,LVDS,HCSL,HSTL和SSTL
|
- PCLK / PCLK可以接受LVPECL,LVDS ,CML和SSTL
|
| |
| |
| |
| |
| |
电路图、引脚图和封装图
![]()