NB100LVEP221 时钟/数据扇出缓冲器 2：1：20差分 HSTL / ECL / PECL 2.5 V / 3.3 V

NB100LVEP221是一款低偏斜2：1：20差分驱动器，设计时考虑了时钟分配，接受两个时钟源到输入多路复用器。两个时钟输入是差分ECL / PECL; CLK1 / CLK1bar还可以接收HSTL信号电平。 LVPECL输入信号可以是差分或单端（如果使用V _BB 输出）。

LVEP221特别保证了低输出到输出的偏移。优化的设计，布局和处理可最大限度地减少器件和器件之间的偏差。

为了确保最严重的偏斜，即使只使用一个输出，差分输出的两端也应相同地端接到50欧姆。如果未使用输出对，则两个输出可以保持打开（未端接）而不影响偏斜。

NB100LVEP221与大多数其他ECL设备一样，可以从正V CC 以LVPECL模式供电。这使得LVEP221可用于+3.3 V或+2.5 V系统中的高性能时钟分配。在PECL环境中，通常使用串联或戴维宁线路终端，因为它们不需要额外的电源。有关PECL端接的更多信息，设计人员应参考应用笔记AND8020 / D.

V _BB 引脚是内部产生的电源，仅适用于此器件。对于单端LVPECL输入条件，未使用的差分输入连接到V _BB 作为开关参考电压。 V _BB 也可以重新连接AC耦合输入。使用时，通过0.01 uF电容去耦V _BB 和V _CC ，并限制电流源或吸收至0.5 mA。不使用时，V _BB 应保持打开。

LVPECL模式下单端CLK输入操作仅限于V _CC >> = 3.0 V ，或在NECL模式下V _EE

特性
15 ps典型输出到输出偏差
40 ps典型的设备到设备偏差
抖动小于2 ps RMS
最大频率> 1.0 Ghz典型
V BB 输出
540 ps典型传播延迟
LVPECL和HSTL模式工作范围：V CC = 2.375 V至3.8 V，V EE = 0 V
NECL模式工作范围：V CC = 0 V，V EE = -2.375 V至-3.8 V
Q输出默认值低w输入打开或在V EE

应用
多个时钟源

电路图、引脚图和封装图