扰码器（一）扰码器综述及设计思路

首先，扰码：

扰码的目的是抑制线路码中的长连“0” 和长连“1” ，便于从线路信号中提取时钟信号。由于线路信号仅通过扰码，所以SDH的线路信号速率与SDH电口标准信号速率相一致，这样就不会增加发端激光器的光功率代价。 [1] 

另外，扰码还可以将不同的终端或基站区分开来，同时，扰码还有助于提高通信的保密性。加扰不改变信号的带宽，只是将来自不同信源的信号区分开来。这样，即使多个发射机使用相同的码字扩频也不会出现问题。

                                                                                                                                ——摘自 百度百科

接下来就来说一说如何实现

扰码产生是通过循环移位寄存器来实现的，而扰码生成多项式决定循环移位寄存器的结构。例如：

使用的扰码生成多项式：  X7 + X6 + 1

则对应的循环移位寄存器应当为

及在多项式中的常数项为1的项给模二计数器输出进行模二加法运算。

有了这个图之后就很好设计我们的串行扰码器了。应用状态机控制将数据按顺序进入循环移位寄存器就好。

很幼稚的想法就是最一开始居然想级联几个串行扰码器来实现并行，但是扰码是一个和你前后数据息息相关的设计，拆分并行并不可取，因为他只是将串行转化成并行而已。那如何转变成为并行呢？

请听下回分解！