基于ZYNQ平台的IP设计与验证

复旦大学某ASIC实验室研究生新生FPGA基本知识入门培训。 主讲AXI-GP和AXI-HP总线的快速实现方式。 AXI-GP的Slave模块由我提供的脚本生成，里面的寄存器可以被ARM访问。 AXI-HP由我提供的AXI-HP转FIFO模块实现。需要给这个模块提供控制信号： 即从哪读，读多少个到FIFO中； 从FIFO中读多少个数，并写往哪里。