Verilog-HDL深入讲解
描述
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
- 相关推荐
- 电路图
- vhdl
- Verilog HDL
-
VHDL 和verilog HDL讲解2013-10-09 0
-
基于Verilog-HDL的轴承振动噪声电压峰值检测2009-04-16 600
-
Verilog-HDL实践与应用系统设计2009-11-14 820
-
什么是Verilog HDL？2009-01-18 3801
-
基于Verilog－HDL描述的多用途步进电机控制芯片的设计2009-05-16 1829
-
Verilog HDL程序设计教程_王金明2011-09-22 2093
-
设计与验证Verilog HDL（吴继华）2012-11-28 3625
-
设计与验证：Verilog HDL(清晰PDF)2016-10-10 5330
-
基于FPGA Verilog-HDL语言的串口设计2017-02-16 1188
-
Verilog HDL入门教程之Verilog HDL数字系统设计教程2018-09-20 1775
-
如何使用Verilog-HDL做CPLD设计的时序逻辑电路的实现2018-12-12 1436
-
Verilog HDL入门教程2019-02-11 2938
-
Verilog HDL语言及VIVADO的应用2019-08-06 3496
-
Verilog HDL入门教程-Verilog HDL的基本语法2022-01-07 1510
全部0条评论
快来发表一下你的评论吧 !
