生成语句(GENERATE)是一种可以建立重复结构或者是在多个模块的表示形式之间进行选择的语句。由于生成语句可以用来产生多个相同的结构,因此使用生成语句就可以避免多段相同结构的VHDL程序的重复书写。 生成语句有两种形式:FOR- GENERATE模式和IF- GENERATE模式。
全部0条评论
快来发表一下你的评论吧 !