静态时序分析：如何编写有效地时序约束（二）

静态时序或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。