p型mos管导通条件

　　p型mos管导通条件

　　靠在G极上加一个触发电压，使N极与D极导通。对N沟道G极电压为+极性。对P沟道的G极电压为-极性。场效应管的导通与截止由栅源电压来控制，对于增强型场效应管来说，N沟道的管子加正向电压即导通，P沟道的管子则加反向电压。一般2V～4V就可以了。

　　P沟道mos管作为开关，栅源的阀值为-0.4V，当栅源的电压差为-0.4V就会使DS导通，如果S为2.8V，G为1.8V，那么GS=-1V，mos管导通，D为2.8V。

　　如果S为2.8V，G为2.8V，VGSw，那么mos管不导通，D为0V，所以，如果2.8V连接到S，要mos管导通为系统供电，系统连接到D，利用G控制。和G相连的GPIO高电平要2.8-0.4=2.4V以上，才能使mos管关断，低电平使mos管导通。

　　如果控制G的GPIO的电压区域为1.8V，那么GPIO高电平的时候为1.8V，GS为1.8-2.8=-1V，mos管导通，不能够关断。

　　GPIO为低电平的时候，假如0.1V，那么GS为0.1-2.8=-2.7V，mos管导通。这种情况下GPIO就不能够控制mos管的导通和关闭。

　　

　　mos管的p沟道

　　p沟道mos管是指n型衬管底、p沟道，靠空穴的流动运送电流的MOS管。

　　P沟道MOS晶体管的空穴迁移率低，因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下，PMOS晶体管的跨导小于N沟道MOS晶体管。此外，P沟道MOS晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压。它的供电电源的电压大小和极性，与双极型晶体管——晶体管逻辑电路不兼容。PMOS因逻辑摆幅大，充电放电过程长，加之器件跨导小，所以工作速度更低，在NMOS电路（见N沟道金属—氧化物—半导体集成电路）出现之后，多数已为NMOS电路所取代。只是，因PMOS电路工艺简单，价格便宜，有些中规模和小规模数字控制电路仍采用PMOS电路技术。

　　

　　p沟道mos管工作原理

　　正常工作时，P沟道增强型MOS管的衬底必需与源极相连，而漏心极的电压Vds应为负值，以保证两个P区与衬底之间的PN结均为反偏，同时为了在衬底顶表面左近构成导电沟道，栅极对源极的电压Vgs也应为负。

　　1、Ｖds≠Ｏ的情况导电沟道构成后，ＤＳ间加负向电压时，那么在源极与漏极之间将有漏极电流Ｉd流通，而且Ｉd随Vds而增加。

　　Ｉd沿沟道产生的压降使沟道上各点与栅极间的电压不再相等，该电压削弱了栅极中负电荷电场的作用，使沟道从漏极到源极逐渐变窄。当Ｖds增大到使Ｖgd＝Ｖgs（TH），沟道在漏极左近呈现预夹断。

　　2、Vds=0时，在栅源之间加负电压Vgs，由于绝缘层的存在，故没有电流，但是金属栅极被补充电而聚集负电荷，Ｎ型半导体中的多子电子被负电荷排斥向体内运动，表面留下带正电的离子，构成耗尽层，随着Ｇ、Ｓ间负电压的增加，耗尽层加宽。

　　当Vgs增大到一定值时，衬底中的空穴（少子）被栅极中的负电荷吸收到表面，在耗尽层和绝缘层之间构成一个Ｐ型薄层，称反型层。

　　这个反型层就构成漏源之间的导电沟道，这时的Ｖgs称为开启电压Vgs（th），Vgs到Vgs（th）后再增加，衬底表面感应的空穴越多，反型层加宽，而耗尽层的宽度却不再变化，这样可以用Vgs的大小控制导电沟道的宽度。

　　PMOS的Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。需要注意的是，Vgs指的是栅极G与源极S的电压，即栅极低于电源一定电压就导通，并非相对于地的电压。

　　但是因为PMOS导通内阻比较大，所以只适用低功率的情况。不过，大功率仍然使用N沟道MOS管。

　　推荐阅读：

　　mos管如何并联使用？

　　mos管小电流发热严重怎么解决

　　n沟mos管导通条件