从Agilex FPGA看英特尔如何设计产品新模式

Agilex是Agile（敏捷）和Flexible（灵活）两个词语的结合体，而这两个特点也正是现代FPGA技术最为核心的两大要点。英特尔在2015年时就承诺说未来会根据不同的客户需求提供不同点5的异构架构，包括：分立的CPU+FPGA、封装集成的CPU+FPGA、以及将Intel CPU/FPGA/ARM叁者进行管芯集成的FPGA。

理由是显而易见的。通过集成，不但能够降低延时，提高效能和性能/瓦，更可以统一处理器和FPGA之间的工具流程，为不同的性能需求提供更广泛的体系结构支持。4年之后，Agilex FPGA通过异构架构，实现了对不同制程工艺、不同逻辑单元之间的集成，在灵活性和定制化方面实现了突破。

根据英特尔2月份的基准测试，Agilex在最大时钟速率（Fmax）上比Stratix 10提高了40%，而总能耗降低高达40%。此外，Agilex还具有高达40 TFLOP的DSP性能（FP16配置）和92 TOP DSP性能（INT8配置）。坦率的说，仅凭异构架构这一点，Agilex FPGA其实是无法实现上述性能指标的，那幺，Agilex FPGA中还隐藏着哪些不为人知的“黑科技”呢？

对于英特尔这样拥有“端到端”解决方案的半导体巨头来说，拥有先进的半导体制程技术和封装技术，是构建领先产品的基础与关键。在架构日以及随后的CES 2019展上，英特尔相继展示了覆盖云到端的10纳米产品，包括“Ice Lake”PC 处理器、“Lakefield”客户端平台、“Snow Ridge”网络系统芯片、“Ice Lake”英特尔至强可扩展处理器，以及被外界视为继2018年推出的嵌入式多芯片互连桥接（EMIB）封装技术之后，又一个具备“里程碑”意义的创新突破——“Foveros”3D封装技术。

为了确保性能的一致性，Agilex FPGA器件核心的FPGA逻辑结构芯片同样采用了英特尔10纳米芯片制程技术构建，这也是目前世界上最先进的FinFET制程技术之一。同时，Agilex还融合了英特尔专有嵌入式多芯片互连桥接（EMIB）集成的 3D 异构系统级封装（SiP）技术，它提供了一种高性能、低成本的方法，有助于将Chiplets和FPGA逻辑结构芯片集成至相同的封装中。

Agilex FPGA的逻辑结构芯片采用了第二代英特尔HyperFlex架构，除了与第一代架构一样，在整个核心结构中都使用额外的寄存器Hyper-Registers外，二代架构还提升了整体结构性能，同时最大限度地降低了功耗，其中最显着的一项改进是在超级寄存器中添加了高速旁路。

而Chiplets是一种物理IP模块，可通过封装级集成方法和标准化接口集成其他Chiplets。借助Chiplets这种混合搭配模式，收发器数量不再受通道数量的限制。设计人员要想增加或减少收发器通道数量，只需添加所需的收发器Chiplets即可，无需重新布局芯片以集成不同数量的通道。仅此一项，英特尔就将单个收发器通道的速度从58Gbps提升到112Gbps。

在数据中心里作为CPU的硬件加速器，用来加速深度学习的模型训练、金融计算、网络功能卸载等各类应用，是当前FPGA的一个主要应用场景。但该领域亟待解决的核心问题之一，就是缓存一致性。换句话说，就是必须要明确CPU与硬件加速器之间的内存互联协议。

今年3月，英特尔宣布联合微软、阿里、思科、戴尔EMC、Facebook、谷歌、惠普企业HPE和华为等公司，共同推出一个全新的互联标准，取名为Compute Express Link（CXL），应用目标锁定互联网数据中心、通信基础设施、云计算与云服务等领域，而这也正是FPGA大显身手的重要平台。

为了确保高性能在线处理和处理器负载加速，英特尔Agilex FPGA支持最新一代高性能处理器接口，包括PCIe Gen 5和CXL，并将成为首款采用Xeon可扩展处理器的一致的高速缓存和内存互联结构的FPGA。

Agilex FPGA 支持各个层级的内存资源，包括通过专用接口提供的嵌入式内存资源、封装内内存和片外内存。该层级结构的第一层是嵌入式片上内存，包括MLAB、块RAM和eSRAM，每种内存均可提供不同的容量，以满足不同的处理需求。此外，英特尔在设计中还使用SIP技术将高带宽内存（HBM）直接集成至Agilex FPGA器件中，有助于缩减电路板尺寸和成本，简化与降低电源需求。

另一个值得关注的重点是Agilex平台还集成了eASIC技术。这种集成eASIC芯片定制技术能够实现从FPGA到结构化ASIC的迁移。换句话说，用户可以利用eASIC自身具备的可复用 IP 的自定义逻辑连续体，在整个产品生命周期内进行灵活优化，快速从FPGA转移到ASIC。