搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
4
回答
如何在FPGA的引脚接入高电平信号\'1‘？
2023-04-23
1.3w
4
回答
在FPGA上电启动时应该怎么做才能使避免高电平会闪一次的这种情况？
2023-04-23
6162
1
回答
怎么给FPGA的I/O引脚初始状态默认设为低电平？
2023-04-23
6171
1
回答
FPGA上电瞬间IO管脚输出的高电平怎么消除呢？
2023-04-23
5091
1
回答
如何控制FPGA烧写时io口的电平呢？
2023-04-23
4594
1
回答
请问大神FPGA延迟控制用多少个bit可以达到输出给DAC的是2路250M的数据？
2023-04-23
3612
1
回答
FPGA中比较两个数据最多可以比较多少位？为什么？
2023-04-23
3489
1
回答
FPGA/CPLD板子的并口通信和发脉冲的干扰问题求助
2023-04-23
3546
1
回答
CPLD有内存这一说吗？
2023-04-23
3256
1
回答
FPGA中组合逻辑门占用资源过多怎么降低呢？
2023-04-23
3255
1
回答
FPGA中一个或门的延时有多少？会不会大于350ps？
2023-04-23
3079
1
回答
请问如何用CPLD扩展单片机IO口，能扩展ADC通道吗？
2023-04-23
3096
1
回答
请问CPLD/FPGA上电初始时IO口的状态是怎么样的呢？
2023-04-23
2900
1
回答
在FPGA的开发中如何对inout信号进行赋值？
2023-04-23
2830
1
回答
如何实现单片机与CPLD通讯呢？
2023-04-23
2870
1
回答
请问CPLD或者FPGA能够实现任意的IO口对联吗？
2023-04-23
2672
1
回答
什么是FPGA里面的乒乓机制？
2023-04-23
2653
2
回答
请问一下FPGA的LUT到底是如何实现逻辑功能的？
2023-04-23
2759
1
回答
CPLD或FPGA扩展IO口与处理器自带IO的区别？
2023-04-23
2677
1
回答
请问为什么pynq纯pl端驱动hdmi结果无信号呢？
2023-04-23
1851
上一页
15
/
681
下一页
下载APP
搜索内容
