搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
2
回答
黑金FPGA，microblaze软核编译生成system.bit文件时出错
2018-12-13
2908
1
回答
IC攻城狮求职宝典08-地平线
2018-12-13
4111
2
回答
一个关于QUARTUS自带乘法核的问题
2018-12-12
3375
1
回答
求：红芯RCXQ208_V5(XILINX)配套资料
2018-12-11
3066
1
回答
可替代EPM570T144C5型号是什么型号的？ 需要PIN2PIN兼容 EPM570T144C5近期会停产或者有停产计划吗？
2018-12-11
5156
5
回答
xilinx vivado 怎么封装包含一个ip核的自定义ip？
2018-12-11
7574
3
回答
终端滑模控制的奇异性问题
2018-12-10
8498
53
回答
Verilog HDL经典黑金资料（入门教程+实例精讲+百例设计）
2018-12-10
1.4w
4
回答
FPGA下载调试错误Can't find the instance
2018-12-10
9824
9
回答
高速ADC能否用DSP驱动采集数据？
2018-12-10
3297
2
回答
为什么rom核寻址有时候会出来错的结果啊，求助
2018-12-08
2033
2
回答
用quartus设计带有SOC的FPGA需不需要额外破解
2018-12-06
2212
2
回答
chipscope采集数据导入matlab采样时钟选择疑问
2018-12-05
3246
2
回答
赛灵思PYNQ-Z2开发板免费试用
2018-12-05
3801
1
回答
quartus17.1仿真一直停在网表创建那里，怎么解决
2018-12-03
4325
1
回答
解决lattice dimond 3.9版本无法抓取内部信号问题，抓取是提示无法找到核
2018-12-03
1785
1
回答
Modelsim SE 64 10.4中，代码编译可以通过没有报错或警告但是仿真的时候点击一次Run波形图仅运行一个单位时间
2018-12-02
4616
2
回答
请问能不能用CORDIC算法代替ROM表，用FPGA实现CORDIC算法来控制AD9910？
2018-12-01
2964
0
回答
EKW模拟版图面试题答案
2018-11-30
2632
1
回答
FPGA验证问题
2018-11-29
2170
上一页
151
/
691
下一页
下载APP
搜索内容
