搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
1
回答
分享！基于Zynq-7010/7020的多路千兆网口实现方案
2021-10-22
7160
0
回答
实现FPGA用TCP协议与上位机数据通讯
2021-10-22
3536
0
回答
FPGA 和DSP如何快速学习并入门
2021-10-20
4366
1
回答
简谈CPU、MCU、FPGA、SoC芯片异同之处
2021-10-19
4332
3
回答
有没有熟悉FPGA/电路设计项目的接画板&答疑？
2021-10-15
5162
1
回答
FPGA 一个简单的FDCE模块vivado实现后的功能不符合预期
2021-10-14
6411
0
回答
FPGA设计中，Vivado 调用IP核详细操作步骤
2021-10-13
3122
0
回答
关于FPGA时序工具的一些FAE解答
2021-10-12
3589
1
回答
莱迪思ICE40LP1K-CM36芯片问题
2021-10-08
4451
1
回答
怎么实现FPGA与无线模块（RM04）连接起来
2021-10-08
4391
2
回答
状态机设计问题
2021-10-06
4539
2
回答
请问怎么用verilog来描述一个8位数据选择器呀
2021-10-01
9224
1
回答
【萌新求助：无法绑定引脚】vivado绑定引脚时，选项中缺少原理图上的引脚，无法选择和绑定，编辑constr文件也会报错。
2021-09-27
7508
0
回答
FPGA 高级设计：时序分析和收敛
2021-09-27
2614
0
回答
关于modelsim后仿真锁存器出现不定态的问题
2021-09-26
5429
0
回答
一种基于FPGA的图神经网络加速器解决方案
2021-09-25
3494
0
回答
AGM FPGA调试建议
2021-09-23
3392
4
回答
FPGA testbench指南
2021-09-23
3752
0
回答
FPGA设计中,使用ISE和Matlab创建并仿真ROM IP核
2021-09-22
2690
1
回答
在使用quartus调用modelsim时发生错误
2021-09-17
4328
上一页
34
/
681
下一页
下载APP
搜索内容
