搜索内容
登录
可编程逻辑
关注
0
人关注
提供权威的PLD及可编程逻辑器件设计应用、Altera公司、Xilinx公司资讯和解决方案，包括HDL语言与源代码、FPGA开发板、EDA工具、FPGA、FPGA软件等领域。
全部
新品
资讯
技术
资料
企业
论坛
选型
4
回答
AD7606采集输出数据有规律的骤升
2021-08-19
4476
0
回答
FPGA、Verilog HDL与VHDL的利弊
2021-08-19
3366
1
回答
如何实现两块FPGA之间的通信总结
2021-08-18
6001
0
回答
FPGA入门：表面现象揭秘——逻辑关系
2021-08-18
2883
0
回答
基于FPGA 的CRC校验码生成器
2021-08-16
3337
0
回答
Xilinx Vivado 2017.2安装教程
2021-08-13
4043
0
回答
redpitay采集处理求助
2021-08-13
2827
0
回答
如何将FPGA程序固化到外部Flash存储器
2021-08-11
3156
0
回答
Verilog 预编译
2021-08-11
2923
0
回答
浅谈Verilog复杂时序逻辑电路设计实践
2021-08-18
3864
2
回答
使用DSPBuilder生成quartus工程文件时出现问题，想请教一下
2021-08-10
4522
1
回答
FPGA设计的八个重要知识点，你都会吗
2021-08-10
3772
1
回答
Verilog 变量声明与数据类型一
2021-08-10
4684
2
回答
FPGA作为从机通过SPI接收ARM传来的数据，回传的数据发生跳变
2021-08-06
5501
1
回答
FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真
2021-08-05
3475
0
回答
简谈 IIC总线
2021-07-30
3728
0
回答
Quartus II 下FPGA管脚锁定
2021-07-30
4031
2
回答
安路fpga烧写到flash失败
2021-07-29
1.1w
1
回答
简谈FPGA设计中系统运行频率计算方法与组合逻辑的层级
2021-07-28
3174
2
回答
ARM和CPLD通过SPI通讯，CPLD输出数据不稳定
2021-07-27
2552
上一页
46
/
690
下一页
下载APP
搜索内容
