时钟和计时器IC

优势和特点 JESD204B/C，子类 1 SYSREF 信号生成 低噪声整数 N PLL 附加输出抖动 < 6fsRMS （集成带宽 = 12kHz

优势和特点 1.6 GHz差分时钟输入 3个可编程分频器，编程范围：1~32用于输出到输出延迟粗调的相位选择 3路800 MHz/250 MHz LVDS/C

优势和特点 1/2/4/8/16/32可编程时钟分频 延迟调节：1/2时钟周期的倍数，或60个步进（步长典型值为20 ps） 噪底：-170 dBc/Hz

优势和特点 1.65 GHz差分时钟输入/输出 10位可编程分频器，1至1024整数分频比 高达4个差分输出或8个CMOS输出 用于上电时进行硬连线编程

优势和特点 2个可选的差分输入 工作频率：4.8 GHz 宽带随机抖动：75 fs 片上输入端接 3.3 V电源产品详情 ADCLK954是一款采用ADI公司

优势和特点 工作频率：7.0 GHz 宽带随机抖动：50 fs均方根值 片内输入端接 电源(VCC − VEE): 2.5 V 至 3.3 V产品详情 ADC

优势和特点 1.6 GHz差分时钟输入 3个可编程分频器，编程范围：1至32用于输出到输出延迟粗调的相位选择 2路独立的1.6 GHz LVPECL时钟输

优势和特点 工作频率：4.8 GHz宽带随机抖动：75 fs片上输入端接3.3 V电源 产品详情 ADCLK946是一款采用ADI公司专有的XFCB3硅锗（S

优势和特点 1.6 GHz 差分时钟输入 2 个可编程分频器，编程范围：1 至32 用于输出到输出延迟粗调的相位选择 1.6 GHz LVPECL 时钟输

优势和特点 JESD204B/JESD204C，子类 1 SYSREF 信号生成 附加输出抖动 < 6fsRMS (集成带宽 = 12kHz 至 20M

优势和特点 超低噪底：−165.9 dBc/Hz或−165.2 dBc/Hz（LVPECL或LVDS，2000 MHz） 可配置为LVPECL或伪LVDS输出

优势和特点 可选LVDS/CMOS输出 多达6 LVDS（1.2 GHz）或者12 CMOS（250 MHz）输出 每通道功耗：<16 mW（工作频率为

优势和特点 低输出偏斜：<30 ps（典型值） 从1路差分时钟输入提供10路LVDS时钟输出 可编程：可以选择两路差分时钟输入之一（CLK0或CLK1）

优势和特点 2个可选差分输入 工作频率：4.8 GHz 宽带随机抖动：75 fs rms 片内输入端接 电源：3.3 V 产品详情 ADCLK950是

优势和特点 支持JEDEC JESD204B 低加性抖动： <15 fs rms（2457.6 MHz，12 kHz至20 MHz） 极低噪底： -

优势和特点 低噪声时钟分配：适合于高速 / 高分辨率 ADC 计时附加抖动 < 20fsRMS (12kHz 至 20MHz)附加抖动 < 85fs

优势和特点 低相位噪声缓冲器 / 驱动器 正弦波信号至逻辑电平的优化转换 可提供 3 种逻辑输出类型  LVPECL  LVDS  CMOS 附加的抖动

优势和特点 超低噪底： -166 dBc/Hz（2 GHz） LVPECL、LVDS、CML和CMOS兼容输入 最多8路差分或16路单端LVPECL输出

优势和特点 LTC6955：11 输出缓冲器 LTC6955-1：10 个缓冲输出和一个 ÷2 输出 附加输出抖动 ~45fs RMS（ADC SNR 方法）