DG645数字延迟脉冲发生器
深圳市普瑞达电子仪器有限公司
深圳市中瑞仪科电子有限公司
地址：深圳市宝安区沙井中心路18号高盛大厦3A16
DG645数字延迟脉冲发生器-技术概述：
数字延迟发生器-DG645 -超低抖动延迟发生器
DG645是一款多功能数字延迟/脉冲发生器，可提供重复频率高达10 MHz的***定义的脉冲。该仪器对旧设计提供了几项改进-更低的抖动，更高的准确度，更快的触发速率和更多的输出。DG645还具有用于计算机或仪器网络控制的以太网，GPIB和RS-232接口。
DG645数字延迟发生器
4个脉冲输出
8个延迟输出（可选）
<25 ps均方根抖动
触发率为10 MHz
***率发生器
快速的转换时间
Ovenized或Rb时基（可选）
以太网，GPIB和RS-232
DG645数字延迟/脉冲发生器-产品特征：
DG645是一款多功能数字延迟/脉冲发生器，可提供重复频率高达10 MHz的***定义的脉冲。该仪器对旧设计提供了几项改进-更低的抖动，更高的准确度，更快的触发速率和更多的输出。DG645还具有用于计算机或仪器网络控制的以太网，GPIB和RS-232接口。
延迟发生器时序
所有数字延迟发生器通过计算快速时钟周期（通常为100 MHz）来测量时间间隔。大多数数字延迟发生器还具有较短的可编程模拟延迟，以获得比时钟周期更精细的时间间隔。不幸的是，如果触发与时钟不同步，则可能会出现一个定时不确定（通常为10 ns）的时钟周期。
DG645通过测量与内部时钟有关的触发时序并补偿模拟延迟来消除时序不确定性。这种方法将抖动减少了大约100倍，并允许内部速率发生器以任何速率工作-而不仅仅是时钟频率的几倍。
触发
DG645有许多触发模式。内部速率发生器的周期抖动小于100 ps，可以在1μHz分辨率下从100μHz设置为10 MHz。一个外部触发输入，具有可调节的阈值和斜率，可以触发一个定时周期，一个周期或一个镜头。按下按键即可触发一次拍摄。线路触发器与交流电源同步运行。后面板触发抑制输入可以在定时周期内禁止触发或任何脉冲输出。
DG645通过触发释放和预分频功能支持许多复杂的触发要求。
触发释抑设置连续触发之间的***时间。如果您的应用程序中的触发事件产生了明显的噪声瞬态，那么在生成下一个触发器之前需要时间消除时，这非常有用。触发释抑也可用于触发DG645的输入触发速率的一个次数。
触发预分频可使DG645与更快的信号源同步触发，但是以原始触发频率的一个分频倍数进行触发。例如，DG645可以以1kHz触发，但与80MHz的模式锁定激光同步，通过对触发输入预分频80,000。此外，DG645还针对每个前面板输出包含一个独立的预分频器，使每个输出能够以触发速率的几倍进行操作。
前面板输出
有五个前面板输出：T 0，AB，CD，EF和GH。T 0输出在定时周期持续有效。T 0的前沿是零时间基准。编程延迟（A，B，C，D，E，F，G和H）设置为0 s至2000 s，分辨率为5 ps，用于控制四个脉冲输出的前沿和后沿时序。
每个前面板输出可以驱动50Ω负载，并具有5?6?7?6?70Ω源阻抗。输出幅度可以设置在0.5到5.0 V之间，输出偏移量可以超过±2 VDC，实际上可以提供任何逻辑电平（NIM，ECL，PECL，CMOS等）。在任何输出幅度下，输出转换时间都小于2 ns。
后面板输出
可选的后面板输出可用于支持各种应用。选项1 在5 V逻辑电平下提供T 0输出和八个编程延迟（A，B，C，D，E，F，G和H），转换时间小于1 ns。选项2提供了这些相同的输出，但30 V，100 ns脉冲，转换时间少于5 ns，用于高噪声环境下的时序分配。选项3提供八个组合输出，可在5 V逻辑电平下提供一至四个脉冲，转换时间少于1 ns。每个输出具有50Ω的源阻抗。
时基
标准时基的精度为5 ppm，抖动为10 -8，适用于多种应用。对于需要更高速率和延迟精度或降低速率和延迟抖动的用户，可选择时基。
对于标准时基，1s延迟的定时误差可以高达5μs，OCXO时基为200ns，但铷时基只有500ps（校准后全部1年）。请参见定时误差与延迟图表向右
对于短暂的延迟，抖动一般为20 ps。但是，对于1秒的延迟，标准时基可能会贡献高达10 ns的抖动，而可选的时基则会产生小于10 ps的附加抖动。请参阅抖动与延迟图
快速上升时间模块
DG645前面板输出具有小于2 ns的转换时间。SRD1是一个附件，内置在一个BNC连接器中，可将前面板输出的上升时间缩短到小于100 ps。***多可将5个SRD1连接到前面板，以减少所有输出的上升时间。