| Function | Clock buffer, Differential |
| Additive RMS jitter (Typ) (fs) | 50 |
| Output frequency (Max) (MHz) | 2000 |
| Number of outputs | 4 |
| Output supply voltage (V) | 1.8, 2.5, 3.3 |
| Core supply voltage (V) | 1.8, 2.5, 3.3 |
| Output skew (ps) | 20 |
| Features | Dual 1:2 fanout, Universal inputs, Output enable control |
| Operating temperature range (C) | -40 to 105 |
| Rating | Catalog |
| Output type | LVDS |
| Input type | HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL |
- 高性能 LVDS 时钟缓冲器系列：高达 2GHz
- 双路 1:2 差分缓冲器
- 双路 1:4 差分缓冲器
- 电源电压：1.71V 至 3.465V
- 失效防护输入操作
- 低附加抖动：156.25MHz 下时最大 RMS 抖动小于 60fs（12kHz 至 20MHz）
-
超低相位本底噪声：-164dBc/Hz（典型值）
-
-
传播延迟极低，< 575ps（最大值）
-
输出偏移：20ps（最大值）
- 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平。
- LVDS 基准电压，VAC_REF，适用于容性耦合输入
- 工业温度范围：–40°C 至 105°C
- 封装采用
-
LMK1D2102：3mm x 3mm 16 引脚 VQFN
-
LMK1D2104：5mm x 5mm，28 引脚 VQFN
-
LMK1D210x 时钟缓冲器将两个时钟输入（IN0 和 IN1）分配给总共多达 8 对差分 LVDS 时钟输出（OUT0、OUT7），通过超小偏斜实现时钟分配每个缓冲器块由一个输入和最多 4 个 LVDS 输出组成。输入可以为 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210x 专为驱动 50? 传输线路而设计。在以单端模式驱动输入的情况下，必须将Figure 8-6 中所示的适当偏置电压施加到未使用的负输入引脚。
使用控制引脚 (EN) 可以启用或禁用输出组。如果此引脚保持开路，则包含所有输出的两个缓冲器将被启用，如果切换到逻辑“0”，则两个组以及所有输出将被禁用（静态逻辑“0”），如果切换到逻辑“1”，则一个组及其输出将被禁用，而另一个组及其输出将被启用。该器件支持失效防护功能。该器件还整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。
该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作，温度范围是 –40°C 至 105°C（环境温度）。下表中显示了 LMK1D210x 封装类型：