| Function | Differential |
| Additive RMS jitter (Typ) (fs) | 40 |
| Output frequency (Max) (MHz) | 3500 |
| Number of outputs | 10 |
| Output supply voltage (V) | 2.5, 3.3 |
| Core supply voltage (V) | 2.5, 3.3 |
| Output skew (ps) | 50 |
| Features | 1:10 fanout |
| Operating temperature range (C) | -55 to 125 |
| Rating | HiRel Enhanced Product |
| Output type | LVPECL |
| Input type | CML, LVDS, LVPECL, SSTL |
- 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
- 与低压发射器耦合逻辑 (LVECL) 和 LVPECL 完全兼容
- 支持 2.375V 至 3.8V 的宽电源电压范围
- 通过 CLK_SEL 可选择时钟输入
- 针对时分应用的低输出偏斜（典型值 15ps）
- 额外抖动少于 1ps
- 传播延迟少于 355ps
- 开输入缺省状态
- 低压差分信令 (LVDS)，电流模式逻辑 (CML)，短截线串联端接逻辑 (SSTL) 输入兼容
- 针对单端计时的 VBB基准电压输出
- 采用 32 引脚薄型方形扁平 (LQFP) 封装
- 频率范围介于 DC 至 3.5GHz 之间
- 与 MC100 系列 EP111，ES6111，LVEP111，PTN1111 引脚到引脚兼容
CDCLVP111 时钟驱动器使用最小的时分偏斜将 LVPECL 输入的一个差分时钟对 (CLK0，CLK1) 分频为差分 LVPECL 时钟 (Q0，Q9) 输出的十个对。 CDCLVP111 可接受两个时钟源进入同一个输入复用器。 CDCLVP111 专门设计用于驱动器 50? 传输线路。 当一个输出引脚不被使用时，建议将其保持在开状态以减少功耗。 如果只使用差分对中的输出引脚中的一个，那么其它输出引脚必须被同样地端接至 50?。
如果要求单端输入运行，VBB基准电压输出被使用。 在这种情况下，VBB引脚应该被连接至CLK0并由一个 10nF 电容器旁通至接地 (GND)。
然而，要实现高达 3.5GHz 的高速性能，强烈建议使用差分模式。
CDCLVP111 额定工作温度范围是 -55°C至 125°C。