| Function | Clock network synchronizer |
| Number of outputs | 16 |
| RMS jitter (fs) | 50 |
| Output frequency (Min) (MHz) | 1.00E-06 |
| Output frequency (Max) (MHz) | 3000 |
| Input type | LVCMOS, LVDS, LVPECL, HCSL, XTAL |
| Output type | LVDS, CML, LVPECL, LVCMOS |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | JESD204B |
| Operating temperature range (C) | -40 to 85 |
- BAW APLL 在 491.52MHz 时具有 40fs RMS 抖动
- 三个具备配对的模拟锁相环 (APLL) 的高性能数字锁相环 (DPLL)
- 可编程 DPLL 环路带宽范围为 0.01Hz 至 4kHz
- 当 TDC 速率 ≥ 20MHz 时，在122.88MHz DPLL TDC 噪声下，在 100Hz 偏移频率处为 –116 dBc/Hz
- 两路差分或单端 DPLL 输入
- 1Hz 至 800MHz 差分
- 采用相位抑制和/或相位压摆控制的无中断切换
- 基于优先级的基准选择
- 16 路可编程格式的输出
- 1000MHz LVPECL/LVDS/HSDS
- OUT4 和 OUT6 上的 3000MHz CML
- OUT0 和 OUT1 上的 200MHz LVCMOS
- 3.3V 单电源，具有内部 LDO
- I2C 或 3 线/4 线 SPI 接口
- 需要单个 XO/TCXO/OCXO
- 40 位 DPLL or APLL DCO，< 1ppt
- 退出时进行相位构建的保持
- 具有可编程延迟的零延迟模式
- 用户可编程的 EEPROM
- 支持 105°C PCB 温度
LMK5C33216 是一款高性能网络时钟发生器、同步器和抖动衰减器，具有高级参考时钟选择和无中断切换功能，可满足通信基础设施应用的严格要求。
LMK5C33216 集成了 3 个 DPLL，具有可编程环路带宽且无外部环路滤波器，尽可能提升了灵活性和易用性。每个 DPLL 相位将配对的 APLL 锁定到 DPLL 基准输入。APLL 基准决定了长期频率精度。
3 个 APLL 可以独立于其配对的 DPLL 运行，并从另一个 APLL 级联从而提供可编程频率转换。APLL3 采用使用 TI 专有的体声波 (BAW) VCBO 技术的超高性能 PLL，可生成具有 40fs RMS 抖动的输出时钟，而不受 XO 和基准输入的抖动和频率的影响。APLL1 和 APLL2 提供用于其他频域的选项。
该器件可通过 I2C 或 SPI 接口进行全面编程。板载 EEPROM 可用于自定义系统启动时钟。