| Sample rate (Max) (MSPS) | 80 |
| Resolution (Bits) | 12 |
| Number of input channels | 1 |
| Interface type | JESD204A |
| Analog input BW (MHz) | 480 |
| Features | High Performance |
| Rating | Catalog |
| Input range (Vp-p) | 2 |
| Power consumption (Typ) (mW) | 440 |
| Architecture | Pipeline |
| SNR (dB) | 71.7 |
| ENOB (Bits) | 11.5 |
| SFDR (dB) | 80 |
| Operating temperature range (C) | -40 to 85 |
| Input buffer | Yes |
- 输出接口：
- 单信道和双信道接口
- 1.6Gbps 的最大数据速率
- 符合 JESD204A 技术规范
- 可在 2mA 至 32mA 之间对电流进行设定的电流模式逻辑 (CML) 输出
- 功率耗散：
- 单信道模式下，80MSPS 时为 440mW
- 功率等级随着时钟速率下降
- 输入接口：经缓冲的模拟输入
- 71.7dBFS 信噪比 (SNR)（在 70MHz IF 时）
- 模拟输入满量程范围 (FSR)：2Vpp
- 外部和内部（经调整的）基准支持
- 用于输入缓冲器的 1.8V 电源（模拟和数字），3.3V 电源
- 可编程数字增益：0dB-6dB
- 标准偏移二级制或补码输出
- 封装：
- 6mm x 6mm 四方扁平无引线 (QFN)-40 封装
ADS61JB23 是一款高性能、低功耗、单通道模数转换器，此转换器具有一个集成的 JESD204A 输出接口。 采用 6mm x 6mm QFN 封装，并具有单信道和双信道输出模式，ADS61JB23 提供了空前的紧凑性。 输出接口与 JESD204A 标准兼容，并具有一个额外的模式（符合 IEEE 标准 802.3-2002 第 3 部分，第 36.2.4.12 条），以实现与 TI TLK 串化解串 (SERDES) 接收器系列产品的无缝对接。 同样引人注目的是其包含一个片载模拟输入缓冲器，从而提供了采样/保持开关间的隔离以及更高、更加持续的输出阻抗。
ADS61JB23 可在工业温度范围（-40°C 至 85°C）内工作。