| Resolution (Bits) | 14 |
| Number of DAC channels (#) | 2 |
| Interface type | Parallel CMOS |
| Sample/update rate (MSPS) | 275 |
| Features | Low Power |
| Rating | Catalog |
| Interpolation | 1x |
| Power consumption (Typ) (mW) | 330 |
| SFDR (dB) | 84 |
| Architecture | Current Source |
| Operating temperature range (C) | -40 to 85 |
| Reference type | Int |
- 14 位双路发送数模转换器 (DAC)
- 275MSPS 更新速率
- 单电源：3V 至 3.6V
- 高无杂散动态范围 (SFDR)：5MHz 时 84dBc
- 高三阶双音互调 (IMD3)：15.1MHz 和 16.1MHz 时 79dBc
- WCDMA 相邻通道泄漏比 (ACLR)：基带下 78dB
- WCDMA ACLR：30.72MHz 时 73dB
- 独立或单一电阻器增益控制
- 双路或交错式数据
- 1.2V 片上基准电压
- 低功耗：330mW
- 断电模式：9mW
- 封装：48 引脚薄四方扁平封装 (TQFP)
DAC5672A 器件是一款具有片上电压基准的单片、双通道、14位、高速 DAC。
DAC5672A 可在高达 275MSPS 的更新率下运行，具有出色的动态性能、严格增益和偏移匹配特性，因此非常适用于 I/Q 基带或直接 IF 通信 应用。
每个 DAC 都具有高阻抗差动电流输出，适用于单端或差动模拟输出配置。外部电阻器允许对每个 DAC 的满量程输出电流进行单独或整体调节，使其通常介于 2mA 至 20mA 之间。精确的片上电压基准具有温度补偿特性，并可提供稳定的 1.2V 基准电压。也可选择使用外部基准。
DAC5672A 具有两个 14 位并行输入端口，后者具有单独的时钟和数据锁存器。在灵活性方面，当在交错模式下运行时，DAC5672A 支持每个端口上 DAC 的多路复用数据。
DAC5672A 专为具有 50? 双端接载负载的差动变压器耦合输出设计。对于 20mA 满量程输出电流，支持 4:1 阻抗比（产生 4dBm 输出功率）和 1:1 阻抗比变压器（-2dBm 输出功率）。
DAC5672A 采用 48 引脚 TQFP 封装。产品系列成员间引脚兼容，提供 12 位 (DAC5662) 和14 位 (DAC5672A) 分辨率。此外，DAC5672A 也与 DAC2904 和 AD9767 双路 DAC 的引脚兼容。器件在可在 –40°C 至 85°C 的工业温度范围内运行。