| Function | Deserializer |
| Color depth (bpp) | 24 |
| Input compatibility | FPD-Link III LVDS |
| Pixel clock frequency (Max) (MHz) | 85 |
| Output compatibility | LVCMOS |
| Features | Low-EMI Point-to-Point Communication |
| Signal conditioning | Adaptive Equalizer |
| EMI reduction | LVDS |
| Diagnostics | BIST |
| Operating temperature range (C) | -40 to 105 |
- 符合 AEC-Q100 的汽车应用 标准
- 器件温度等级 2 级：环境工作温度范围为 –40°C 至 +105°C
- 器件 HBM ESD 分类等级 3B
- 器件 CDM ESD 分类等级 C6
- 器件 MM ESD 分类等级 M3
- 具有片上密钥存储的集成型 HDCP 密码引擎
- 具有 I2C 兼容型串行控制总线的双向控制接口通道接口
- 支持高清 (720p) 数字视频格式
- 支持 RGB888 + VS、HS、DE 和 I2S 音频
- 支持 5 至 85MHz 像素时钟 (PCLK)
- 通过 1.8V 或 3.3V 兼容 LVCMOS I/O 接口实现 3.3V 单电源运行
- 长达 10 米的交流耦合屏蔽双绞线 (STP) 互连
- 并行 LVCMOS 视频输出
- 具有嵌入式时钟的直流平衡和扰频数据
- 自适应电缆均衡
- 支持 HDCP 中继器应用
- 图像增强（白平衡和抖动）和内部模式生成
- EMI 最小化（展频时钟生成 (SSCG) 和增强型累进接通 (EPTO)）
- 低功率模式大大减少了功率耗散
- 向后兼容模式
DS90UH926Q-Q1 解串器与 DS90UH925Q-Q1 串行器配套使用，可针对汽车娱乐系统内的内容受保护数字视频的安全分发提供一套解决方案。该芯片组可将并行 RGB 视频接口转换为单对高速串行化接口。数字视频数据采用业界标准的 HDCP 复制保护方案加以保护。FPD-Link III 串行总线方案支持通过单条差分链路实现高速正向数据传输和低速反向通道通信的全双工控制。通过单个差分对整合视频数据和控制可减小互连线尺寸和重量，同时还消除了偏差问题并简化了系统设计。
DS90UH926Q-Q1 解串器具有一个 31 位并行 LVCMOS 输出接口，可针对 RGB、视频控制和音频数据进行调整。器件会从高速串行数据流中提取出时钟。LOCK 输出引脚会在传入数据流被锁定时提供链路状态，而无需使用训练序列或特殊的 SYNC（同步）模式，也不需要基准时钟。
自适应均衡器优化了最大电缆长度。输出扩频时钟发生器 (SSCG) 和增强型渐进接通 (EPTO) 功能大大降低了电磁干扰 (EMI) 特性的反馈。
串化器和解串器上都执行 HDCP 密钥引擎。HDCP 密钥被存储在片载存储器中。