| Function | Deserializer |
| Color depth (bpp) | 24 |
| Input compatibility | FPD-Link LVDS |
| Pixel clock frequency (Max) (MHz) | 65 |
| Output compatibility | FPD-Link LVDS |
| Features | I2C Config |
| Signal conditioning | Programmable Equalizer |
| EMI reduction | BIST |
| Diagnostics | BIST |
| Operating temperature range (C) | -40 to 105 |
- 支持 5 – 65MHz（140Mbps 至 1.82Gbps 串行链路）
- 5 通道（4 个数据 + 1 个时钟）FPD-Link 驱动器输入
- 长度达 10 米的 AC 耦合生成树协议 (STP) 互连
- 集成型输入端接
- 全速 (@ Speed) 链路内置自检 (BIST) 模式和报告引脚
- 可选 I2C 兼容串行控制总线
- RGB888 + VS，HS，DE 支持
- 断电模式大大减少了功率耗散
- 快速随机数据锁定；无需基准时钟
- 可调输入接收器均衡
- LOCK（锁定）（实时链路状态）报告引脚
- 低电磁干扰 (EMI) FPD-Link 输出
- 针对低 EMI 的展频时钟生成 (SSCG) 选项
- 1.8V 或 3.3V 兼容 LVCMOS I/O 接口
- 汽车应用级产品：符合 AEC-Q100 2 级要求
- >8kV 人体模型 (HBM) 和静电放电 (ESD) 耐受
- 向后兼容模式以实现与之前生产的器件的共同运行
All trademarks are the property of their respective owners.
DS90UR908Q 将 FPD-Link II 转换为 FPD-Link。 它将一个单对线 (FPD-Link II) 上具有嵌入时钟的高速串行化接口转换为 4 个低压差分信令 (LVDS) 数据/控制数据流和 1 个 LVDS 时钟对 (FPD-Link)。 这个串行总线方案消除了时钟和数据间的偏差问题，从而大大简化了系统设计，减少了控制器引脚数量，并且减少了互连线尺寸、重量和成本，并从总体上简化了印刷电路板 (PCB) 布局布线。 此外，内部 DC 均衡编码被用来支持 AC 耦合互连。
DS90UR908Q 转换器恢复数据 (RGB) 和控制信号并从一个串行数据流 (FPD-Link II) 中提取时钟。 它能够锁定进入数据流，而无需使用一个协商序列或特别的 SYNC（同步）模式，也不需要一个基准时钟。 提供了一个链路状态 (LOCK) 输出信号。
串行输入数据流的可调输入均衡为线缆的传输介质损耗提供补偿，并减少了介质引起的确定性抖动。 低压差分信令的使用、输出电压电平选择特性和额外的输出展频生成大大减少了 EMI。
由于连接至显示屏物理接口的接线更少，使用 LVDS 技术的 FPD-Link 输入非常适合于高速、低功率和低 EMI 数据传输。
DS90UR908Q 采用 48 引脚超薄四方扁平无引线封装 (WQFN) 封装，并可在 -40?C 至 +105?C 的汽车 AEC-Q100 2 级额定温度范围内运行。