搜索内容
登录
译码器
4人关注
译码器（decoder）是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2^n线译码和8421BCD码译码两类；
...展开
172
文章
165
视频
120
帖子
50355
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
192
05:01
1-1 FPGA简介与主流FPGA结构 - 第1节
充八万
199
05:01
1.2-第一章 基于FPGA的高速信号采集系统概述-高速信号采集系统实现功能和组成 - 第2节
充八万
173
05:01
1.2-第一章 基于FPGA的高速信号采集系统概述-高速信号采集系统实现功能和组成 - 第1节 #硬声创作季
充八万
182
05:01
03_3-8译码器设计与验证 - 第9节
充八万
151
05:01
03_3-8译码器设计与验证 - 第8节 #硬声创作季
充八万
180
05:01
03_3-8译码器设计与验证 - 第7节
充八万
163
05:01
03_3-8译码器设计与验证 - 第6节
充八万
200
05:01
03_3-8译码器设计与验证 - 第5节
充八万
184
05:01
03_3-8译码器设计与验证 - 第4节
充八万
171
05:01
03_3-8译码器设计与验证 - 第3节 #硬声创作季
充八万
168
05:01
03 03_使用Eclipse创建软件程序 - 第3节 #硬声创作季
充八万
172
05:01
03 03_使用Eclipse创建软件程序 - 第2节
充八万
171
05:01
06 05A Verilog基础语法与应用讲解1-位操作 - 第2节
充八万
157
05:01
06 05A Verilog基础语法与应用讲解1-位操作 - 第1节 #硬声创作季
充八万
153
05:01
05_模块结构 [001100000051] - 第4节 #硬声创作季
充八万
164
05:01
05_模块结构 [001100000051] - 第3节
充八万
184
05:01
05_模块结构 [001100000051] - 第2节
充八万
156
05:01
05_模块结构 [001100000051] - 第1节
充八万
200
05:01
05 101 组合逻辑与时序逻辑 - 第3节
充八万
160
05:01
05 101 组合逻辑与时序逻辑 - 第2节 #硬声创作季
充八万
上一页
1
/
9
下一页
相关推荐
更多 >
电子发烧友网
无人驾驶
1024
京瓷
emmc
过压保护电路
6G
华强pcb线路板打样
高频电容
COB
wifi6
×
20
完善资料，
赚取积分
下载APP
搜索内容
充八万 
![05_模块结构 [001100000051] - 第4节 #硬声创作季](https://file1.elecfans.com/web2/M00/90/FC/wKgZomTeDvCARRxLAACxYiR20Go486.png)
![05_模块结构 [001100000051] - 第3节](https://file1.elecfans.com/web2/M00/90/FF/wKgaomTeDqSAanrrAABh3-hHZts072.png)
![05_模块结构 [001100000051] - 第2节](https://file1.elecfans.com/web2/M00/90/FF/wKgaomTeDnKAa8bCAABo7jTq_e4953.png)
![05_模块结构 [001100000051] - 第1节](https://file1.elecfans.com/web2/M00/90/FF/wKgaomTeDkCAPrMiAACJZNZ-1JM813.png)
