通过HDL制作了一个4位计数组件VERILOG ，如何设置像这些标准组件这样的API？

#2024，立Flag了嘛? # 开年之疑问重重

Verilog HDL实用精解配套源代码

有什么软件或方法能对hdl语言描述的riscv内核进行仿真，同时接入gdb+openOCD对其进行调试吗？

SALEAGLE系列FPGA库HDL设计指南

Vivado 生成逻辑原理图后，在哪查看输出的表达式？

SpinalHDL中常用的Stream总线

你知道Verilog HDL编译器指令都有哪些吗

Gowin HDL设计原理图查看器用户手册

Gowin HDL编码风格要求及编码实现

TerosHDL是啥？怎样去安装它呢

聊一聊SpinalHDL 1.6.1引入的blackbox inline功能

介绍一下不带数据的Stream—Event

以一个小的example来对比SpinalHDL Lib库的强大

在SpinalHDL里switch方法有何用处呢

ISE14.7， HDL Synthesis 综合 一直在Running， 没有错误提示

Verilog HDL语言是什么

如何去实现时序逻辑电路和组合逻辑电路的设计呢

IC的设计过程可分为哪几个部分

什么是步进电机，它是怎么控制的？