Parallel (Fork-Join) Block is not supported

Verilog HDL程序设计与实践(xilinx)

Cadence_Concept_HDL&Allegro原理图与PCB设计

FPGA入门与典型实例例程[华清远见] PDF清晰版【 超经典资】

完整中文版Cadence Concept HDL & Allegro 原理图与PCB设计

数字集成电路设计入门 --从HDL到版图（北大微电子学系）