搜索内容
登录
Verilog HDL
17人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
43
文章
60
视频
50
帖子
50440
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
verilog_经验(适合初学者)
2016-11-10
1205阅读
Verilog黄金参考（中英文）
2016-11-11
949阅读
Verilog HDL硬件描述语言
2016-11-11
1055阅读
设计与验证：Verilog HDL(清晰PDF)
2016-10-10
5919阅读
Verilog HDL入门教程
2016-07-15
1010阅读
Verilog HDL 华为入门教程
2016-06-03
1214阅读
Verilog HDL应用程序设计实例精讲
2016-05-20
2432阅读
Verilog HDL应用程序设计实例精讲
2016-05-20
1292阅读
Verilog HDL实验练习与语法手册
2016-05-11
826阅读
Verilog HDL程序设计教程
2016-05-11
773阅读
Verilog HDL硬件描述语言
2016-04-25
527阅读
Verilog HDL硬件描述语言_验证
2016-04-25
506阅读
Verilog HDL硬件描述语言_建模实例
2016-04-25
664阅读
Verilog HDL硬件描述语言_行为建模
2016-04-25
639阅读
Verilog HDL硬件描述语言简介
2016-04-25
625阅读
Verilog HDL硬件描述语言_表达式
2016-04-25
703阅读
Verilog HDL硬件描述语言_门电平模型化
2016-04-25
615阅读
Verilog HDL硬件描述语言_用户定义的原语
2016-04-25
605阅读
Verilog HDL硬件描述语言_其他论题
2016-04-25
251阅读
Verilog HDL硬件描述语言
2015-12-29
636阅读
上一页
3
/
7
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料，
赚取积分
下载APP
搜索内容
