搜索内容
登录
Verilog HDL
17人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
43
文章
60
视频
50
帖子
50440
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
Verilog HDL数字设计与综合课件（第二版）
2015-12-23
1034阅读
verilog_HDL课程设计之交通灯控制电路
2015-12-21
870阅读
EDA设计交通灯实验报告
2015-12-07
1337阅读
HelloWorld
2015-12-08
373阅读
VerilogHDL扫盲文
2015-12-02
490阅读
Verilog硬件描述语言参考手册
2015-11-12
708阅读
Verilog HDL实用教程
2015-10-27
358阅读
Verilog_HDL数字系统设计
2015-09-14
356阅读
基于Verilog+HDL的SVPWM算法的设计与仿真
2015-08-20
811阅读
混合同余法产生随机噪声的FPGA实现
2015-08-20
811阅读
基于可编程逻辑器件（FPGA）为核心的PS_2接口键盘的输入输出电路的设计
2015-08-20
913阅读
基于FPGA的以太网MAC控制器的设计与实现
2015-08-24
859阅读
基于CPLD的TFT-LCD控制器的设计
2015-08-24
640阅读
基于CPLD的LCD1602显示系统设计与实现
2015-08-24
561阅读
Verilog_HDL的基本语法介绍
2015-06-25
657阅读
Verilog HDL第四讲
2015-05-25
411阅读
基于Verilog HDL语言的ISE设计流程
2015-03-01
890阅读
Verilog超详细教程-数字集成电路设计入门.pdf
2015-02-03
3074阅读
FPGA实战演练（逻辑篇）
2015-02-03
1180阅读
Verilog HDL代码风格规范
2015-02-03
700阅读
上一页
4
/
7
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料，
赚取积分
下载APP
搜索内容
