搜索内容
登录
Verilog HDL
17人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
43
文章
60
视频
50
帖子
50440
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
Verilog_HDL数字系统设计
2015-09-14
356
6
基于Verilog+HDL的SVPWM算法的设计与仿真
2015-08-20
811
10
混合同余法产生随机噪声的FPGA实现
2015-08-20
811
5
基于可编程逻辑器件（FPGA）为核心的PS_2接口键盘的输入输出电路的设计
2015-08-20
913
4
基于FPGA的以太网MAC控制器的设计与实现
2015-08-24
859
30
基于CPLD的TFT-LCD控制器的设计
2015-08-24
640
29
基于CPLD的LCD1602显示系统设计与实现
2015-08-24
561
35
Verilog_HDL的基本语法介绍
2015-06-25
657
13
Verilog HDL第四讲
2015-05-25
411
2
基于Verilog HDL语言的ISE设计流程
2015-03-01
890
23
Verilog超详细教程-数字集成电路设计入门.pdf
2015-02-03
3074
570
FPGA实战演练（逻辑篇）
2015-02-03
1180
179
Verilog HDL代码风格规范
2015-02-03
700
66
FPGA按键消抖的方法
2015-02-03
1611
74
Verilog HDL典型电路设计_华为
2015-01-23
698
51
FPGA 应用开发入门与典型实例(修订版)_第3章硬件描述语言 Verilog HDL基础
2015-01-14
790
0
verilog hdl 详细重点课件1
2014-06-26
338
0
东南大学Verilog HDL讲义
2014-06-05
1066
22
复杂数字逻辑系统的Verilog HDL设计方法简介
2014-05-15
554
2
硬件描述语言verilog HDL基础教程全部课件
2014-04-27
616
46
上一页
3
/
4
下一页
相关推荐
更多 >
Verilog HDL
Maxim Integrated
USB3.1
CC3200
ADXL362
时钟信号
D-PHY
蓝牙BLE
汇顶
射频功率放大器
原边反馈
×
20
完善资料，
赚取积分
下载APP
搜索内容
