搜索内容
登录
Verilog
29人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
709
文章
652
视频
937
帖子
112169
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
RTL级机器人电机控制器的FPGA设计
2025-07-07
542阅读
基于FPGA的DVP接口实现
2025-06-04
684阅读
SVA断言的用法教程
2025-05-15
625阅读
verilog模块的调用、任务和函数
2025-05-03
627阅读
Verilog仿真事件中的延时分析
2025-04-18
364阅读
在testbench中如何使用阻塞赋值和非阻塞赋值
2025-04-15
636阅读
Verilog编写规范
2025-04-11
366阅读
FPGA Verilog HDL语法之编译预处理
2025-03-27
588阅读
FPGA学习笔记
2025-03-27
751阅读
基于Verilog语言实现CRC校验
2025-03-24
1420阅读
SDRAM控制器设计之按键的处理
2025-03-19
703阅读
一文详解Verilog HDL
2025-03-17
2400阅读
Verilog中signed和$signed()的用法
2025-02-17
630阅读
根据波形图编写Verilog代码
2025-02-17
517阅读
浅谈Verilog和VHDL的区别
2025-02-17
1506阅读
SPI通信总线概述和Verilog实现
2025-02-07
1377阅读
Verilog例化说明
2024-12-17
2127阅读
Verilog 电路仿真常见问题 Verilog 在芯片设计中的应用
2024-12-17
1169阅读
Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧
2024-12-17
1009阅读
Verilog 测试平台设计方法 Verilog FPGA开发指南
2024-12-17
1116阅读
上一页
1
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
74ls74
Protues
STC12C5A60S2
UHD
×
20
完善资料，
赚取积分
下载APP
搜索内容
