专题集成d触发器74ls74

74VHC74FT高速CMOS D触发器英文手册

高速运行74VHC74FT在5V供电时的典型最大时钟频率为170 MHz，非常适合用于高速数字电路。它的速度可与双极性肖特基TTL相媲美，同时保持了CMOS技术的低功耗特性。低功耗该器件在25°C时的最大静态电源电流（ICC）仅为2.0 µA，针对功耗敏感的应用进行了优化。低功耗确保了能量浪费最小化，这在电池供电和节能设计中至关重要。宽工作电压范围该器件的工

旌芯半导体科技（上海 触发器 GN74D数据手册

GN74D是一块高速硅栅COMS器件，具有复位置位的双D型触发功能封装：SOP14_150MIL

双D触发器正边缘触发器cd74hct74手册

Harris CD54HC74、CD74HC74和CD74HCT74利用实现操作速度的硅栅CMOS技术相当于LSTTL零件。它们表现出低功率标准CMOS集成电路的消耗能够驱动10个LSTTL负载。

CD4013或74LS74双D触发器的应用实验

CD4013或74LS74双D触发器的应用实验

SN74LS74A双边沿触发器的数据手册免费下载

SN74LS74A双边沿触发器利用肖特基TTL电路产生高速D型触发器。每个触发器都有单独的清晰和设置输入，以及互补的Q和Q输出。输入D处的信息被传输到时钟脉冲正边缘的Q输出。时钟触发发生在时钟脉冲的电压水平上，与正向脉冲的转换时间没有直接关系。当时钟输入处于高电平或低电平时，D输入信号不起作用。

74LS74资料

资料

74ls74

74ls详细资料

74LS74英文手册

74LS74英文手册

74LS74 英版数据手册

74LS74 datashee—英版数据手册。

MM54HC74A/MM74HC74A_双D触发器的预置和清除

MM54HC74A/MM74HC74A_双D触发器的预置和清除—英版数据手册。

74LS74二分频与四分频电路

双D触发器—74ls74介绍

The SN 74LS74A dual edge-triggered flip-flop utilizes Schottky .TTL circuitry to produce high speed D-type flip-flops. Each flip-flop has individual clear and set inputs, and also

74LS74

本帖最后由 gk320830 于 2015-3-9 15:46 编辑

74LS74 pdf datasheet

54LS74/DM54LS74A/DM74LS74ADual Positive-Edge-Triggered D Flip-Flopswith Preset, Clear and Complementary OutputsGeneral DescriptionThis device contains two independent positive-edge

74LS74中文资料pdf

54/7474双上升沿D触发器（有预置、清除端）简要说明74 为带预置和清除端的两组 D 型触发器，共有 54/7474、54/74H74、54/74S74、54/74LS74 四种线路结构形式，其主要电特性的典