登录/注册

OpenHW

更多

CORE-V(OpenHW Group)CV32E40P 详细解读

CV32E40P 是 OpenHW Group 推出的开源 RISC-V 处理器 IP 内核,基于 PULP 平台的 RI5CY 内核演进而来,专为高效嵌入式系统设计。以下从技术架构、性能特性

2025-04-10 15:44:33

开源的AI MPU

‌ (2) CORE-V(OpenHW Group) ‌ ‌ 特点 ‌:开源RISC-V处理器家族,支持AI加速扩展(如DSP/向量指令)。 ‌ 代表IP ‌:CV32E40P(支持自定义AI协处理器)。 ‌ 适用场景 ‌:低功

2025-04-02 17:44:40

《RISC-V能否复制Linux 的成功?》

对RISC-V硬件生态系统的参与者进行了调查,包括OpenHW集团、RISC-V International、恩智浦半导体、Andes Technology、英伟达和西部数据,描述了开源软件的相似性、使用的障碍

2024-11-26 20:20:35

OPENHW开源CORE-V-MCU移植RT-Thread

本次实验验证的平台是PLCT提供的QEMU,在Linux下的QEMU可以使用上述的笔者编译好的,也可以使用自己尝试编译PLCT提供的源码。

2023-10-13 14:58:58

OPENHW开源CORE-V-MCU移植RT-Thread的流程

项目背景OpenHW Group 是一个以协作方式开发开源硬件和相关软件的非营利组织,致力于开发、验证和提供开源处理器内核。OpenHW Group的开源项目致力于开发和验证基于免费和开放

2023-02-09 14:32:57

OPENHW开源CORE-V-MCU移植RT-Thread

OPENHW提供了基于FreeRTOS的示例工程,由于使用的是PLCT提供的QEMU,所以IDE中自带的工程并不能直接使用,为了避免不必要的麻烦,本文采用PLCT提供的示例工程。

2023-02-01 10:05:43

首席技术官Alessandro Piovaccari近期接受行业媒体的专访时,分享了对于RISC-V发展的观点

和Andes;完全开源的,如OpenHW组织(OpenHW Group)和LowRISC。Silicon Labs是OpenHW组织的创始成员之

2020-10-13 16:40:41

详析RISC-V处理器微架构的具体设计

的具体设计。当前,有几种实现方法,商业化的设计,如Si-Five和Andes;完全开源的,如OpenHW组织(OpenHW Group)和LowRISC。Silicon Labs是

2020-06-08 16:48:05

UltraSoC开源RISC-V追踪实现技术,以推动真正的开源开发

UltraSoC将通过与OpenHW集团(OpenHW Group)合作以提供其业界领先的RISC-V追踪编码器的开源项目。

2019-12-11 17:54:20

7天热门专题 换一换
相关标签