Cadence 全新 Palladium Dynamic Power Analysis 应用程序助力 AI/ML 芯片和系统设计工程师打造高能效设计，缩短产品上市时间。

为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战，Cadence 推出 Cadence Cere

近日，全球知名的EDA（电子设计自动化）大厂Cadence宣布了一项重要合作成果：联发科（MediaTek）已选择采用其人工智能驱动的Cadence Virtuoso Studio和Spectre X Simulat

Cadence 射频集成电路解决方案支持 Cadence 智能系统设计（Intelligent System Design）战略，助力实现系统级芯片

应用提供优化的性能和吞吐量。面向 PCIe 6.0 的 Cadence IP 的早期采用者现在可以使用相应的设计套件。 Cadence 的这款 5 纳米 PCIe 6.0 PHY 测试

俗话说，一画胜千言；由此推算，一段视频足以洞若观火。 Cadence 发布了面向 PCI Express (PCIe) 5.0 系统的 SoC 硅芯片演示视频，这个视频将向您介绍我们如何把最前