ADC（模数转换器）的输入电阻是指其输入端对外的等效阻抗，这一参数对信号源的负载效应和信号完整性至关重要。以下是详细说明：

1. 输入电阻的类型与特性

   • 直流输入电阻：通常较高（如兆欧级），尤其在采用CMOS工艺的ADC中，静态时表现为高阻态，对信号源负载影响小。
   • 动态输入阻抗：在采样阶段，某些ADC（如SAR型）采用开关电容结构，此时等效阻抗会因内部电容充放电而动态变化，需结合RC时间常数分析。

2. 不同ADC架构的影响

   • SAR ADC：采样瞬间输入阻抗较低（如kΩ级），需确保前端驱动电路能快速稳定信号。例如，若采样电容为10pF，采样频率1MHz，则动态阻抗约为 ( \frac{1}{2\pi f C} \approx 16k\Omega )。
   • Σ-Δ ADC：通常采用连续时间结构，输入阻抗较高且稳定，适合直接连接高阻抗传感器。

3. 设计考虑与解决方案

   • 驱动电路设计：当信号源阻抗较高时（如MΩ级热电偶），需使用运放缓冲器（如电压跟随器）降低输出阻抗。例如，OPA365的闭环输出阻抗可低至0.1Ω。
   • 抗混叠滤波：在ADC前端添加RC滤波器时，需确保 ( R{filter} \ll R{ADC-in} )，避免分压效应。例如，若R_filter=1kΩ，ADC输入阻抗>1MΩ，则衰减可忽略。

4. 参数验证与实测

   • 数据手册查阅：以TI的ADS8881为例，其输入阻抗在采样阶段为5kΩ（动态），静态时为1GΩ（直流）。
   • 实际测量方法：通过注入已知电流（如1μA）并测量输入端压降，计算 ( R_{in} = \Delta V / I )。

5. 高频与多通道影响

   • 输入电容：高频时需考虑寄生电容（通常1-10pF）导致的阻抗下降，例如100MHz下10pF电容的容抗为159Ω。
   • 多路复用器切换：在多通道系统中，未选通通道的泄漏电流（如nA级）可能通过高阻抗信号源引起电压漂移。

总结：ADC输入电阻的选择需综合信号源特性、采样速率和架构类型。典型设计中，建议保持信号源输出阻抗小于ADC输入阻抗的1/100，必要时采用JFET或CMOS运放实现阻抗匹配，尤其在精密测量场合（如24位Δ-Σ ADC系统）需控制总噪声预算。