好的，在 Cadence EDA（电子设计自动化）工具链（特别是用于原理图设计和 PCB 设计的工具，如 OrCAD Capture/Allegro Design Entry HDL、Allegro PCB Designer）中，“排阻”指的是 电阻排 或 电阻网络。

因此，“Cadence 排阻”通常指在 Cadence 设计环境中使用 电阻排 这种元件。

以下是关于在 Cadence 设计流程中使用排阻需要注意的关键点和操作步骤：

1. 元件选择和符号库：

   • 您需要在原理图符号库（Library）中找到代表 电阻排 的符号。
   • 这个符号应该能清晰地表示出它含有多个电阻单元（常见的有 4个、8个等），并且正确地标示出所有引脚编号（Pin Number）和引脚名称（Pin Name）。
   • Cadence可能自带一些通用库包含排阻符号，但更常见的是使用半导体制造商提供的特定元器件库，或者需要自己根据数据手册创建符号。

2. 在原理图中放置排阻：

   • 在原理图编辑器（如 OrCAD Capture）中，像放置其他分立元件一样放置电阻排符号。
   • 关键点： 放置后需要设置其关键属性：
     • 参考位号：通常以RN*、RP*或RA*开头（例如RN1, RN2），以区别于单个电阻（通常用R*）。
     • 阻值：这是个重点！
       • 如果排阻内的所有电阻值相同，通常直接在属性中设置一个单一的阻值（如 10k）。这是最常见的情况。
       • 如果排阻内部电阻值不相同（较少见），则设计符号库时需要能支持分别设置每个电阻的值（通常通过添加多个Value属性或使用特殊的属性字段）。
     • 排阻类型/内部结构：属性中最好能明确标识排阻的类型，例如：
       • 孤立电阻型：所有电阻彼此完全独立（相当于封装在一起的多个单电阻）。
       • 共端型：所有电阻共享一个公共端（Common Pin），通常称为 A型。
       • 分压器型：电阻按特定方式连接（如R/2R阶梯网络）。
     • 制造商型号：填写具体的排阻型号（Part Number），便于BOM生成和采购。
     • 封装：指定该排阻在PCB设计阶段将使用的物理封装名称（如SIL-8、SOP-8、0805x4等）。这必须在符号创建时定义好，并确保与PCB封装库一致。

3. PCB封装库：

   • PCB封装库中必须存在与该原理图符号关联（Footprint）指定的、物理尺寸和引脚排列完全匹配的封装。
   • 排阻的封装需要精确反映其物理尺寸、引脚间距和顺序。特别注意公共端（如果有）的位置。

4. 设计连接和布局：

   • 在原理图中，按设计要求将排阻的各个引脚连接到电路的其他部分。
   • 在PCB设计中，元器件RN*会关联到指定的封装。布局时需要按照电路的电气和物理约束摆放该排阻。
   • 重要提示： 布线时，务必确保实际的PCB走线与排阻的内部连接方式（从原理图符号映射过来）相匹配。例如，共端型的排阻（A型），其公共端在PCB封装上通常是某个特定的引脚，连接要正确。

5. 仿真模型（如适用）：

   • 如果需要进行SPICE仿真，通常需要为排阻关联一个SPICE模型（.LIB或.MODEL文件）。该模型应该反映排阻的内部结构、阻值（或可设置参数）以及寄生效应。设置阻值的方式可能需要根据模型类型进行调整。

6. 网表输出和BOM生成：

   • 从原理图导出的网表会将排阻作为一个整体元器件处理。
   • 物料清单（BOM）应正确列出参考位号RN*、制造商型号（Part Number）、阻值（通常是统一的单个值）、封装以及数量等信息。

总结关键注意事项：

• 符号清晰: 原理图符号必须准确反映排阻内部的电阻数量和连接关系（独立、共端等）。
• 阻值设置: 优先在属性中设置统一的阻值值（大多数情况）。
• 关联封装: PCB封装必须精确对应排阻的物理规格和引脚顺序，原理图和PCB库的映射必须正确无误。
• 标识符: 使用特定的参考位号前缀（RN*, RP*等）以区别于单个电阻。
• 内部结构: 在属性或设计文档中明确排阻类型（尤其是共享公共端时），避免设计错误。

简而言之，Cadence 排阻 = 在 Cadence 设计软件中使用的电阻排/电阻网络元件。在使用时需要特别注意其内部结构、阻值设定方式以及与PCB封装的正确关联。