pads pcb关联原理图

PADS Logic原理图与PADS Layout (PCB) 之间实现关联（即保持同步）主要通过 设计同步 (Design Synchronization) 流程完成。核心方法是使用 ECO（工程变更单） 在两者之间传递变更信息。

以下是详细步骤：

准备并保存原理图 (PADS Logic):
- 在 PADS Logic 中完成原理图设计。
- 确保所有元件都正确分配了 PCB Decal（封装）。
- 使用 工具 > 验证设计 (Tools > Verify Design...) 检查并修复原理图中的电气连接错误。
- 保存原理图文件 (*.sch)。
准备并保存 PCB (PADS Layout):
- 如果还没有 PCB 文件，在 PADS Layout 中创建一个新的空白 PCB 文件。
- 如果已有之前导入过数据或部分布线的 PCB，请保存它 (*.pcb)。
启动同步 (ECO 模式):
- 对于 PADS Professional/Standard Plus/Xpedition 用户 (在 Layout 中进行)：
  - 在 PADS Layout 中打开目标 PCB 文件。
  - 点击菜单栏的 工具 > ECO 比较 (Tools > ECO Compare...)。这是实现关联的核心工具。
  - 在弹出的 “ECO Compare Setup” 对话框中：
    - 在 设计源 (Design Source) 选项卡：
      - 源名称 (Source Name): 选择 PADS Logic Design。
      - 设计名称 (Design Name): 浏览并选择你准备好的原理图文件 (*.sch)。
    - 在 输出设置 (Output Settings) 选项卡：
      - 输出 ECO 文件 (Output ECO file): 勾选（非常重要）。
      - ECO 文件名 (ECO file name): 指定一个合适的文件名（如 SchematicChangesToPCB.eco）和保存路径。
      - 通常勾选 包括规则到 ECO (Include Rules to ECO)。
      - 勾选 运行 ECO 到 PCB (Run ECO to PCB) (这会让比较完成后自动应用变更)。
    - 点击 运行 (Run)。
ECO 比较和执行:
- PADS 会比较 Logic 原理图与当前打开的 Layout PCB 之间的差异。
- 比较完成后，会生成一个详细的 ECO 比较报告 (ECO Compare Report) (通常是一个文本文件或对话框)，列出所有差异：
  - 添加了哪些元件、网络、连接。
  - 删除了哪些元件、网络、连接。
  - 修改了哪些元件的参考标识符 (Ref Des)、属性、封装。
  - 网络名称的变化。
  - 连接关系的变化。
- 如果之前勾选了 运行 ECO 到 PCB (Run ECO to PCB)，软件会自动执行报告中的变更，将这些变更应用到 PCB 文件中。你会看到元件被添加、删除、更新，网络连接被添加、移除或重命名。
- 重要提示：
  - 仔细阅读 ECO 报告！ 在自动应用前，务必检查报告内容是否符合预期。意外的删除（特别是已布线的元件）可能造成问题。
  - 备份！ 在执行重大同步操作前，备份 PCB 文件。
  - 逻辑门交换： 如果原理图中进行了多逻辑门元件的门交换 (Gates Swap)，在 ECO 导入时需要在 ECO 设置中处理相关选项。
验证和后续:
- 在 PCB 中，使用 工具 > 对比/ECO (Tools > Compare/ECO...) 或者再次运行 ECO 比较 (ECO Compare...) （但这次选择当前打开的 PCB 作为源目标，原理图作为设计源进行“反向比较”），检查两者是否已经一致。
- 在 PCB 中进行布局布线。
- 当原理图发生后续变更时，重复第 3 和第 4 步（在 PADS Layout 中使用 ECO 比较工具），将最新的原理图变更传递至 PCB。

关联的关键点:

核心机制: ECO (.eco 文件) 是变更的载体。它明确记录了什么需要添加、删除、修改。设计同步实质是通过 ECO 文件传递变更。
双向性: 流程主要用于原理图 (Logic) 主导的变更同步到 PCB (Layout)。通过 PADS Layout 的 “Compare/ECO” 工具（与 “ECO Compare” 不同）也可以将 PCB 上的变更（主要是 Ref Des 修改）反向同步回原理图，但这通常较少见且需要更谨慎。
一致性检查: ECO Compare 及其报告是确保关联的关键步骤。它精确指出差异，并指导如何同步。
封装匹配: 原理图中元件分配的 PCB Decal (封装名) 必须与 PADS Layout PCB 库中实际存在的封装一致，否则导入会报错。
网络表时代已过: PADS Logic 和 PADS Layout 的紧密集成让“导出网络表 - 导入网络表”的传统方式变得不必要且不推荐用于同步。直接使用 ECO 同步更可靠、更强大。

总结：

在 PADS 设计流程中，将 PCB 与原理图关联并保持同步的标准操作方法是：在 PADS Layout 中，使用 Tools > ECO Compare... 工具，将最新的原理图 (*.sch) 作为“设计源 (Design Source)” 与当前打开的 PCB 文件进行比较，生成并应用一个 ECO 文件 (*.eco) 来更新 PCB，从而实现同步。每次原理图修改后，都需要重复此流程来更新 PCB。

这个过程确保了原理图始终是设计的“黄金来源”，而 PCB 布局布线文件通过 ECO 机制与它保持精确一致。