在 Vivado 工具中调用 ChipScope（现已被 Vivado Logic Analyzer (ILA) 取代）进行 FPGA 调试的步骤如下：

关键说明

• ChipScope 是旧版 ISE 工具中的调试工具，Vivado 中已不再使用 ChipScope。
• Vivado 的替代方案是 Integrated Logic Analyzer (ILA) 核，功能更强大且集成度更高。
• 以下是使用 ILA 核的完整流程：

步骤详解

1. 标记调试信号

• 打开综合后的设计：Open Synthesized Design
• 在 Netlist 或 Schematic 窗口中，右键点击需要调试的信号（如 clk, data）。
• 选择 Mark Debug（将其标记为调试信号）。
• 或通过 Tcl 命令：

   set_property MARK_DEBUG true [get_nets {signal_name}]

2. 配置 ILA 核

• 菜单栏：Tools → Set Up Debug
• 向导会列出所有标记为 MARK_DEBUG 的信号。
• 设置参数：
  • 采样时钟：选择驱动信号的时钟。
  • 采样深度：默认 1024，深度越大占用资源越多。
  • 触发条件：设置触发条件（如信号上升沿/下降沿）。

3. 生成比特流

• 执行 Run Implementation（布局布线）。
• 生成比特文件：Generate Bitstream。

4. 下载设计到 FPGA

• 连接 JTAG 下载器（如 Digilent）。
• 打开硬件管理器：Open Hardware Manager → Open Target → Auto Connect。
• 加载比特文件：Program Device → 选择生成的 .bit 文件。

5. 使用 ILA 调试

• 下载后，Vivado 自动识别 ILA 核。
• 在 Hardware Manager 中展开 ILA 实例。
• 设置触发条件：
  • 拖拽信号到 Trigger Setup 窗口。
  • 设置触发值（如 data > 8'hFF）。
• 点击 Run Trigger 开始捕获。
• 捕获完成后，波形自动显示在 Waveform 窗口。

ILA 核心配置技巧

• 多通道分组：将相关信号拖入同一个 Trigger 组，共享触发条件。
• 高级触发：支持 AND/OR 逻辑组合触发。
• 数据端口：如需捕获总线数据，可将信号标记为 DATA 类型。
• 资源优化：减少采样深度或信号数量可节省 BRAM 资源。

常见问题

1. 信号找不到？

   • 确认 MARK_DEBUG 标记是否正确应用。
   • 检查综合后设计是否重新打开。

2. ILA 未触发？

   • 确认触发条件设置是否正确（如时钟域是否匹配）。
   • 检查物理连接是否正常（JTAG 线松动）。

3. 采样深度不足？

   • 减少监控信号数量。
   • 在 ILA 设置中增加 Sample Depth（需足够 BRAM）。

总结

• Vivado 中的调试工具是 ILA，而非 ChipScope。
• 核心流程：标记信号 → 配置 ILA → 生成比特流 → 下载 → 触发捕获。
• 调试完成后，建议移除 MARK_DEBUG 标记以减少资源占用。

⚠️ 注意：如果仍在使用旧版 ISE + ChipScope，请安装配套的 ChipScope Pro 软件，并通过 Insert Core Generator IP 添加 ICON 和 ILA 核，但 Vivado 已全面迁移至 ILA 方案。